verilog HDL中wire和reg 第5页