verilog HDL中wire和reg 第4页