verilog HDL中wire和reg 第2页