用VHDL设计全加器进行仿真分析