基于verilog的序列检测器设计