基于VHDL的数字闹钟设计