在打开一页的操作中，信号RAS的作用是: 将行地址锁存到行地址译码器，选中存储矩阵中的一行。
信号CAS的作用是：将列地址锁存到列地址译码器，选中存储矩阵中的某一行中的一列。
4.4 EEPROM与UV-EPROM比，其优点是什么？
答：与UV-EPROM比，用电实现擦除的PROM（Electrically Erasable Programmable ROM， EEPROM）有许多优势。其一它是用电来擦除原有信息，因此可实现瞬间擦除，不像UV-EPROM需要20分钟左右的擦除时间。此外，使用者还可以有选择地擦除某个具体字节单元内的内容，而不像UV-EPROM那样，擦除的是整个芯片的所有内容。而EEPROM的最主要优点是使用者可直接在电路板上对其进行擦除和编程，而不需要额外的擦除和编程设备。要充分利用EEPROM的特点，系统设计者必需在电路板上设置对EEPROM进行擦除和编程的电路。对EEPROM的擦除一般需要使用12.5伏的电压（即在VPP引脚上要加有12.5伏的电压）。但现在也有VPP为5~7伏的EEPROM产品，只不过价格要贵一些。
4.5 DRAM的tRC和tRAC指什么？两者有何不同？
答：DRAM的tRC是指存取周期，即存储器连续两次读写操作之间最小的时间间隔。
DRAM的tRAC是指RAS访问时间，即从给出有效的RAS信号那一刻算起，到可以使用出现在芯片的数据输出引脚上的数据（或指令）为止所需的时间。 SRAM和ROM的存取周期和访问时间总是相等的，而DRAM却不是。这是因为当RAS信号变为无效后（由低变为高），它保持高电平状态的持续时间最少要有tRP规定的那么长时间，以便预充内部电路，为下次访问做准备。因此在DRAM中，存取周期与访问时间的近似关系为： ．．
tRC ＝ tRAC ＋ tRP
4.6 假设某存储器地址长为22位，存储器字长为16位，试问：
（1）该存储器能存储多少字节信息？
（2）若用64K×4位的DRAM芯片组织该存储器，则需多少片芯片？
（3）在该存储器的22位地址中，多少位用于选片寻址？多少位用于片内寻址？ 答：（1）该存储器可存储222×2＝223＝8MB的信息。
22108
（2）需要芯片 2×16/64×2×4＝2＝256
（3）22位地址中，16位用于片内寻址，6位用于选片寻址。
4.7某8位计算机采用单总线结构，地址总线17根（A16?0，A16为高位），数据总
线8根双向（D7?0），控制信号R/W（高电平为读，低电平为写）。已知该机的I/O设备与主存统一编址，若地址空间从0连续编址，其地址空间分配如下：最低16K为系统程序区，由ROM芯片组成；紧接着48K为备用区，暂不连接芯片；接着60K为用户程序和数据空间，用静态RAM芯片组成；最后4K为I/O设备区。现有芯片如下：
ROM：16k×8位，其中CS：为片选信号，低电平有效，OE：为读出控制，低电平读出有效。
静态RAM：16K×8位，其中CS：为片选信号，低电平有效，WE：为写控制信号，低电平写，高电平读。
译码器：3—8译码器。输出低电平有效。 与非门：扇入系数不限。
试画出主存芯片连接的逻辑图并写出各芯片地址分配表（假设存储器从0连续进行编址）。
答：⑴ 共需5片，其中1片16K×8 ROM，4片16K×8 SRAM
⑵ 各芯片地址分配表
00000H ～ 03FFFH 系统程序区 16KB 04000H ～ 0FFFFH 备用区 48KB 10000H ～ 1EFFFH 用户程序区和数据空间 60KB 1F000H ～ 1FFFFH I/O设备区 4K
0 0000 0000 0000 0000 ～ 0 0011 1111 1111 1111 A16A15A14＝000 ROM 1片 0 0100 0000 0000 0000 ～ 0 1111 1111 1111 1111 备用区
1 0000 0000 0000 0000 ～ 1 0011 1111 1111 1111 A16A15A14＝100 16KRAM 第
1片
1 0100 0000 0000 0000 ～ 1 0111 1111 1111 1111 A16A15A14＝101 16KRAM 第2片
1 1000 0000 0000 0000 ～ 1 1011 1111 1111 1111 A16A15A14＝110 16KRAM 第3片
1 1100 0000 0000 0000 ～ 1 1110 1111 1111 1111 A16A15A14＝111 A13A12≠11 12KRAM 第4片
1 1111 0000 0000 0000 ～ 1 1111 1111 1111 1111 A16A15A14＝111 A13A12＝11 4K I/O设备区
0 0000 0000 0000 0000 ～ 0 0011 1111 1111 1111 00000H ～ 03FFFH 0 0100 0000 0000 0000 ～ 0 1111 1111 1111 1111 04000H ～ 0FFFFH 1 0000 0000 0000 0000 ～ 1 0011 1111 1111 1111 10000H ～ 13FFFH 1 0100 0000 0000 0000 ～ 1 0111 1111 1111 1111 14000H ～ 17FFFH 1 1000 0000 0000 0000 ～ 1 1011 1111 1111 1111 18000H ～ 1BFFFH 1 1100 0000 0000 0000 ～ 1 1110 1111 1111 1111 1C000H ～ 1EFFFH 1 1111 0000 0000 0000 ～ 1 1111 1111 1111 1111 1F000H ～ 1FFFFH ⑶ 主存芯片与CPU的连接逻辑图
4.8 某8位计算机采用单总线结构，地址总线17根（A16~0，A16为高位），数据总线
8根双向（D7~0），控制信号R/W（高电平为读，低电平为写）。
已知该机存储器地址空间从0连续编址，其地址空间分配如下：最低8K为系统程序区，由ROM芯片组成；紧接着40K为备用区，暂不连接芯片；而后78K为用户程序和数据空间，用静态RAM芯片组成；最后2K用于I/O设备（与主存统一编址）。现有芯片如下：
SRAM：16K×8位，其中CS：为片选信号，低电平有效，WE：为写控制信号，低电平写，高电平读。
ROM：8K×8位，其中CS：为片选信号，低电平有效，OE：为读出控制，低电平读出有效。
译码器：3 — 8译码器，输出低电平有效；EN为使能信号，低电平时译码器功能有效。
其它“与、或”等逻辑门电路自选。 （1）请问该主存需多少SRAM芯片？ （2）试画出主存芯片与CPU的连接逻辑图。 （3）写出各芯片地址分配表。 答：（1）该主存需多少SRAM芯片？
∵ 用户程序和数据空间，用静态RAM芯片组成共78K，∴ 所需SRAM芯片为：78K×8/16K×8≈5片。最后一片只用14K。
另外，8K系统程序区所需ROM芯片为： 8K×8/8K×8＝1片。 （3）各芯片地址分配表：
0 0000 0000 0000 0000 ～ 0 0001 1111 1111 1111 0 0000H～01FFFH 8KROM
1片
0 0010 0000 0000 0000 ～ 0 0011 1111 1111 1111 0 2000H～0BFFFH 备
用区 40K （5×8K）
0 0100 0000 0000 0000 ～ 0 0101 1111 1111 1111 0 0110 0000 0000 0000 ～ 0 0111 1111 1111 1111 0 1000 0000 0000 0000 ～ 0 1001 1111 1111 1111 0 1010 0000 0000 0000 ～ 0 1011 1111 1111 1111
0 1100 0000 0000 0000 ～ 0 1111 1111 1111 1111 0 C000H ～ 0 FFFFH
16KSRAM 第一片