Minimum poly1 width = 0.6 (单位um) Minimum poly1spacing = 1.0 Poly1 extension past pdiff = 0.4 用标尺量一下，错误原因是什么？ [24]、鼠标左键选中高亮的poly1，q
[25]、在Edit Path Properties窗口，将Width栏0.4（u）改为0.6。OK [26]、Save
[27]、CIW第3个错误提示是指，poly1超过pdiff的最短露头应为0.4u m，而NAND2单元
中左边poly1超过pdiff的露头仅为0.3um，需要改正它。
这个错误出现在control单元中的NAND2单元中，所以必须进入NAND2单元修改。
1）。f(全屏)，然后Ctrl+f（仅显示顶层Cell），找到NAND2单元，点击选中NAND2单元，shift+x进入NAND2单元。 2）。选中出错poly1，q。在Edit Rectangle Properties窗口，将Top栏的数据增加0.1。 OK。 3）。用标尺（k）量一下poly1露头是否增加到0.4了。Shift+k取消标尺。 [28]、Save 保存单元版图；
[29]、shift+b，返回到上一层版图(control单元)。Shift + f。 [30]、Verify->DRC，（仍然是查poly1），此时CIW只提示还有1个错误：
Minimum poly1spacing = 1.0。
用标尺量一下出错处的两个poly1之间的间距仅有0.4。
[31]、用标尺标出Path移动的位置，ESC，将出错poly1 Path中心线往上拉（s）到正确位置。
注意：选中心线是件不容易的事，你可以先将点击poly1 drawing为LSW当前层，然后点击NS置所有LSW层不能选，再用鼠标右键点击poly1 drawing使其可选。在layout窗口，shift+r，点击出错poly1直到它边沿变成粗橘红色（不是白色），s，移动鼠标到中心线上就可以拖动了。
LSW中AS。
要特别当心，或许你会产生新的错误，比如移动了其它对象，就用ESC取消。 shift+k（取消标尺）-> Verify/Marker/Find/Delete(取消错误提示)->Save
[32]、，shift+b回到顶层原理图，再对poly1进行DRC,，CIW窗口提示：Total errors found: 0 Save
DIY
对metal1和metal2进行DRC并改正错误。
（提示：metal1有一个错误，metal2有两个错误）
第二部分： Extraction
一、运行extraction
[1]、在peakDetect版图窗口选择Verify->Extract… [2]、设置Extractor表格：
ExtractMethodflat [3]、点击OK。Extraction开始，在运行过程中你可以在CIW窗口看到运行情况，你看到的最终信息为：
Total errors found : 0
生成peakDetect单元extracted View。
[4]、将peakDetect版图窗口最小化，留作以后使用。
二、查看Extracted视图
[5]、打开peakDetect 单元extracted视图
[6]、将in2和vcap压焊管脚（PIN方块）之间的control单元放大，方法是用鼠标右键按住拖出一长方区域，然后松开鼠标。你可以看到pmos，nmos器件符号，表明设计已经被提取，进一步放大符号，可以看到器件的参数也已经被提取； [7]、按下e [或Options->Display。。。]
[8]、在Display Options表中，选中Display Control段的Nets，点击Apply
从器件引脚出发的飞线说明器件的连接也已经被提取
[9]、如果已经看到飞线，关掉刚才选中的Nets选项，点击OK [10]、f 全屏
[11]、选择Verify->Probe…，
注意：只有Extracted和schematic视图可以进行probe [12]、用鼠标进行网络探测（方法一）
1） 。在弹出的Probing窗口中点击一下Add Net 2） 。点击extracted视图中vinput压焊管脚，整个vinput网络被高亮显示出来 [13]、用名字进行网络探测（方法二）：
1）。点击Add net 2）。在CIW窗口(icfb-log：/。。。)键入“vdd！”（包括引号）,Enter
整个vdd！网络被高亮显示出来
[14]、 解释探测结果 a．选择On CIW选项进行解释，所有的解释将显示在CIW窗口 b．点击Probing窗口中左下方Explain
c．点击vdd！压焊管脚 CIW窗口中显示网点的名称： Object type : net Object name : /vdd! [15]、删除探测结果 a．点击Probing窗口 Remove Nets b．点击vdd！，所有关于vdd！的显示被取消 c．点击Remove all，所有的高亮显示被去除 [16]、Probing 窗口Cancel。
第三部分： LVS
一、运行LVS
[1]、打开peakDetect单元的schematic，在extracted视图选择Verify->LVS， 为了方便你操作，将下列几个窗口排列成：
Schematic extracted CIW LVS 表格
[2]、在LVS 表格
在schematic和extracted下面，用Browse设置好你打开的Labrary、Cell和
View。
检查LVS表格是否如下设置：
Run Directory：LVS
Rules File ：divaLVS.rul
Rules library ： design
[3]、点击Run，稍等；弹出Analysis Job Succeeded对话框，点击OK。
二、察看LVS运行结果
[4]、在LVS表格中点击Info，弹出Display Run Information表格。
[5]、点击Log File。出现一个文本文件si.log，在文件的最后有错误报告。 [6]、关掉Log File，并将 Display Run Information表格cancel。
（以下选做）
三、查找Unmatched Device 和 Terminals 错误
[7]、在LVS表格点击Error Display
[8]、把光标移到Extracted版图窗口，按下Esc，将extracted窗口设置为活动窗口 [9]、在LVS Error Display表格：
1)。选中左下角None，清除原选项 2）。Unmatched 栏：instances和terminals置为有效 3）。Display 栏：all
在extracted版图中不匹配的PIN（terminals）和器件vss！，gnd!和vdd!，以及fiduciald单元中的nmos和pmos被高亮显示；
注：在不匹配错误中，有工艺测试基准单元（fiduciald）而引起的虚假错误。 [10]、在LVS Error Display表格中点击Explain，然后点击任一个高亮显示器件； [11]、点击Info在LVS表格，弹出Display run information表格。
[12]、点击Extracted段中的Bad Terminals；出现一个含有坏接线端信息的文本文件。
[13]、浏览一下文本，然后关掉它。
[14]、在LVS Error Display表中，点击Clear Display
[15]、将LVS Error Display 和Display Run Information表格Cancel。
四、排除对fiduciald基准测试单元的检测，更正虚假的不匹配错误
对fiduciald单元添加ivIncludeValue属性
[16]、打开fiduciald版图
[17]、编辑此单元的属性，将ivIncludeValue属性值设为2：
a． 在版图窗口按下shift+q
b． 在Edit Cell Properties表格中点击Property按钮 c． 点击Add
d． 设置Add Property 表格：
Name ivIncludeValue
Type int
Value2
e．在Add Property和Edit Cell Properties两个表格中分别点击OK [18]、保存并关掉fiduciald版图。
五、重新进行Extracting 和 LVS
[19]、打开peakDetect 版图
[20]、选择Verify->Extract,将Inclusion Limit设置为0，所有ivIncludeValue大于零的单元都将被排除，不被检测，点击OK。
[21]、关掉peakDetect 单元Layout版图窗口。
[22]、在peakDetect 单元extracted窗口，选择Window—>Redraw，刷新extracted窗口，确定fiducial和fiduciald单元不再显示；
[23]、在LVS表中点击Run，出现对话框， OK。
[24]、用LVS表的Info来查看运行结果，点击Log file，查看结果，有1个merged类型的net（错误）。
关掉si.log文件。
六、在原理图中查找merged net
原理图中的merged error是由于版图中有短路。
[25]、在LVS表格点击Error Display。 [26]、在原理图窗口点击，按下Esc激活。
[27]、在LVS Error Display表格，点击None，然后Merged 项选择nets，点击Display栏 First，左边的放大器和输出 net被高亮显示，在 LVS Error Display表格有解释：
Net /I32/net18 merged with /net12.
注：这个错误是由于amplifier单元版图上不小心放了一块矩形的metal1引起的。它引起了运放输出net12和amplifier（器件名I32）中net18的短路（错误连接）。你可以用q查看一下网线标号。
[28]、在原理图窗口选择出错amplifier，按下shift+x（稍等），进入下一层。 [29]、将LVS Error Display表格Cancel。