CLK:芯片时钟输入 VCC：电源输入
ADC0832为8位分辨率A/D转换芯片，其最高分辨可达256级，可以适应一般的模拟量转换要求。其内部电源输入与参考电压的复用，使得芯片的模拟电压输入在0～5V之间。芯片转换时间仅为32μS，具有双数据输出可作为数据校验，以减少数据误差，转换速度快且稳定性能强。独立的芯片使能输入，使多器件挂接和处理器控制变的更加方便。通过DI数据输入端，可以轻易的实现通道功能的选择。正常情况下ADC0832与单片机的接口应为4条数据线，分别是CS、CLK、DO、DI。但由于DO端与DI端在通信时并未同时有效并与单片机的接口是双向的，所以电路设计时可以将DO和DI并联在一根数据线上使用。
时序图：
图6-1-2 ADC0832时序图
与DS1302非常相似，CS作为选通信号，在时序图中可以看到，从CS置为低电平开始，一直到置为高电平结束。CLK提供时钟信号。当ADC0832未工作时其CS输入端应为高电平，此时芯片禁用，CLK和DO/DI的电平可任意。当要进行A/D转换时，须先将CS使能端置于低电平并且保持低电平直到转换完全结束。此时芯片开始转换工作，同时由处理器向芯片时钟输入端CLK输入时钟脉冲，DO/DI端则使用DI端输入通道功能选择的数据信号。在第1个时钟脉冲的下沉之前DI端必须是高电平，表示启始信号。在第2、3个脉冲下沉之前DI端应输入2位数据（SGL、Odd）用于选择通道功能，当此2位数据为“1”、“0”时，只对CH0进行单通道转换。当2位数据为“1”、“1”时，只对CH1进行单通道转换。当2位数据为“0”、“0”时，将CH0作为正输入端IN+，CH1作为负输入端IN-进行输入。当2位数据为“0”、“1”时，将CH0作为负输入端IN-，CH1作为正输入端IN+进行输入。在完成输入启动位、通道选择之后，到第3 个脉冲的下沉之后DI端的输入电平就失去输入作用，此后DO/DI端则开始利用数据输出DO进行转换数据的读取。从第4个脉冲下沉开始由DO端输出转换数据最高位DATA7，随后每一个脉冲下沉DO端输出下一位数据。直到第11个脉冲时发出最低位数据DATA0，一个字节的数据输出完成。也正是从此位开始输出下一个相反字节的数据，即从第11个字节的下
- 5 -
沉输出DATA0。随后输出8位数据，到第19 个脉冲时数据输出完成，也标志着一次A/D转换的结束。最后将CS置高电平禁用芯片，此时就可以开始读出数据，转换得到的数据会被送出二次，一次高位在前传送，一次低位在前传送，连续送出。在程序读取二个数据后，我们可以加上检验来看看数据是否被正确读取。
作为单通道模拟信号输入时ADC0832的输入电压是0～5V且8位分辨率时的电压精度为19.53mV。如果作为由IN+与IN-输入的输入时，可将电压值设定在某一个较大范围之内，从而提高转换的宽度。但值得注意的是，在进行IN+与IN-的输入时，如果IN-的电压大于IN+的电压,则转换后的数据结果始终为0。
2 AT89S52简介
AT89S52美国ATMEL公司生产的低功耗，高性能CMOS 8位单片机，片内含8K Bytes ISP(In-system programmable)的可反复擦写1000次的Flash只读程序存储器，器件采用ATMEL公司的高密度、非易失性存储技术制造，兼容标准MCS-51指令系统及AT89C51引脚结构，芯片内集成了通用8位中央处理器和ISP Flash存储单元。单片机AT89S51强大的功能可为许多嵌入式控制应用系统提供高性价比的解决方案。
2.1 AT89S52芯片的引脚及特点
- 6 -
AT89S52芯片的引脚结构如图2.2.1所示： （1）功能特性概括:
AT89S52提供以下标准功能：40个引脚、8K Bytes Flash片内程序存储器、256 Bytes的随机存取数据存储器（RAM）、32个外部双向输入/输出（I/O）口、5个中断优先级2层中断嵌套中断、2个数据指针、2个16位可编程定时/计数器、2个全双工串行通信口、看门狗（WDT）电路、片内振荡器及时钟电路。此外，AT89S51可降至0Hz的静态逻辑操作,并支持两种软件可选的节电工作模式。空闲模式下，CPU暂停工作，而RAM、定时/计数器、串行通信口、外中断系统可继续工作。掉电模式冻结振荡器而保存RAM的数据，停止芯片其它功能直至外中断激活或硬件复位。同时该芯片还具有PDIP、TQFP和PLCC等三种封装形式，以适应不同产品的需求。 （2）管脚说明：
VCC：供电电压。 GND：接地。
P0口：P0口为一个8位漏级开路双向I/O口，也即地址/数据总线复用口。作为输出口用时，能驱动8个TTL逻辑门电路。对端口写“1”时，被定义为高阻输入。
在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。
在Flash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。
P1口:P1口是一个带内部上拉电阻的8位双向I/O口,P1口的输出缓冲级可驱动(吸收或输出电流)4个TTL逻辑门电路。对端口写“1”,通过内部的上拉电阻把端口拉到高电平,此时可作输入口。作输入口使用时,因为内部存在上拉电阻,某个引脚被外部信号拉低时会输出一个电流(IIL)。
在Flash编程和程序校验期间,P1接收低8位地址。部分端口还有第二功能,如表1所示:
端口引脚 P1.5 P1.6 P1.7 第二功能 MOSI(用于ISP编程) MISO(用于ISP编程) SCK (用于ISP编程) 表1 P1口部分引脚第二功能
P2口:P2口是一个带有内部上拉电阻的8位双向I/O口, P2口的输出缓冲级可驱动(吸收或输出电流)4个TTL逻辑门电路。对端口写“1”,通过内部的上拉电阻把端口拉到高电平,此时可作输入口。作输入口使用时,因为内部存在上拉电阻,某个引脚被外部信号拉低时会输出一个电流(IIL)。
- 7 -
在访问外部程序存储器或16位地址的外部数据存储器(例如执行MOVX@DPTR指令)时,P2口送出高8位地址数据。在访问8位地址的外部数据寄存器(例如执行MOVX@Ri指令)时,P2口线上的内容(也即特殊功能寄存器(SFR)区中P2寄存器的内容),在整个访问期间不改变。
在Flash编程或校验时,P2亦接收高位地址和其它控制信号。
P3口: P3口是一个带有内部上拉电阻的双向8位I/O口, P3口的输出缓冲级可驱动(吸收或输出电流)4个TTL逻辑门电路。对P3口写“1”时,它们被内部的上拉电阻拉高并可作为输入端口。作输入口使用时,被外部信号拉低的P3口将用上拉电阻输出电流(IIL)。
P3口除了作为一般的I/O口线外,更重要的用途是它的第二功能,如表2所示: P3口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。
端口引脚 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 第二功能 RXD (串行输入口) TXD (串行输出口) INT0 (外中断0) INT1 (外中断1) T0 (定时/计数器0) T1 (定时/计数器1) WR (外部数据存储器写选通) RD (外部数据存储器读选通) 表2 P3口引脚第二功能
RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上的高电平时间将使单片机复位。WDT溢出将使该引脚输出高电平,设置SFR AUXR的DISRTO位(地址8EH)可打开或关闭该功能。 DISRTO位缺省为RESET输出高电平打开状态。
ALE/PROG:当访问外部存储器或数据存储器时，ALE(地址锁存允许)输出脉冲用于锁存地址的低8位字节。即使不访问外部寄存器,ALE仍以时钟振荡频率的1/6输出固定的正脉冲信号,因此它可对外输出时钟或用于定时目的。值得注意的是:每当访问外部数据存储器时将跳过一个ALE脉冲。
对Flash存储器编程期间，该引脚还用于输入编程脉冲(PROG)。
如有必要,可通过对特殊功能寄存器(SFR)区中的8EH单元的D0位置位,可禁止ALE操作。该位置位后,只要一条MOVX和MOVC指令才会激活ALE。此外,该引脚会被微弱拉高,单片机执行外部程序时,应设置ALE无效。
PSEN：程序存储允许(PSEN)输出是外部程序存储器的读选通信号,当AT89S51由
- 8 -