*应用能力训练附加题：用与非门设计一个组合逻辑电路，完成如下功能：只有当三个裁判（包括裁判长）或裁判长和一个裁判认为杠铃已举起并符合标准时，按下按键，使灯亮（或铃响），表示此次举重成功，否则，表示举重失败。
解：附加题显然是一个三变量的多数表决电路。其中三个裁判为输入变量，按键为输出变量。普通裁判同意为1分，裁判长A同意为2分，满3分时F为1，同意举重成功；不足3分F为0，表示举重失败。
真值表为： A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 相应逻辑表达式为：F?ABC?ABC?ABC?AC?AB?ABAC
C A B & & & F F 0 0 0 0 0 1 1 1 第10章 检测题 （共100分，120分钟） 一、填空题：（每空0.5分，共20分）
1、两个与非门构成的基本RS触发器的功能有 置0 、 置1 和 保持 。电路中不允许两个输入端同时为 0 ，否则将出现逻辑混乱。
2、 钟控RS 触发器具有“空翻”现象，且属于 电平 触发方式的触发器；为抑制“空翻”，人们研制出了 边沿 触发方式的JK触发器和D触发器。
3、JK触发器具有 置0 、 置1 、 保持 和 翻转 四种功能。欲使JK触发器实现
Qn?1?Qn的功能，则输入端J应接 1 ，K应接 1 。
4、D触发器的输入端子有 1 个，具有 置0 和 置1 的功能。
5、时序逻辑电路的输出不仅取决于 输入 的状态，还与电路 已存 的现态有关。 6、组合逻辑电路的基本单元是 门电路 ，时序逻辑电路的基本单元是 触发器 。 7、触发器的逻辑功能通常可用特征方程 、 功能真值表 、 状态图和 时序图 四
33
种方法来描述。
8、JK触发器的次态方程为Qn?1?JQn?KQn；D触发器的次态方程为Qn?1?Dn。 9、寄存器可分为 数码 寄存器和 移位 寄存器，集成74LS194属于 四位双向 移位寄存器。用四位移位寄存器构成环行计数器时，有效状态共有 4 个；若构成扭环计数器时，其有效状态是 8 个。
10、构成一个六进制计数器最少要采用 三 位触发器，这时构成的电路有 6 个有效状态， 2 个无效状态。
11、施密特触发器具有 回差 特性，主要用于脉冲波形的 产生 和 变换 。 12、74LS161是一个 16 个管脚的集成计数器，用它构成任意进制的计数器时，通常可采用 反馈清零 法和 反馈预置 法。
二、判断题（每小题1分，共10分）
1、仅具有保持和翻转功能的触发器是RS触发器。 （错） 2、使用3个触发器构成的计数器最多有8个有效状态。 （对） 3、同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同。 （错） 4、利用一个74LS90可以构成一个十二进制的计数器。 （错） 5、用移位寄存器可以构成8421BCD码计数器。 （错） 6、555电路的输出只能出现两个状态稳定的逻辑电平之一。 （对） 7、施密特触发器的作用就是利用其回差特性稳定电路。 （错） 8、莫尔型时序逻辑电路中只有触发器而没有门电路。 （对） 9、十进制计数器是用十进制数码“0～9”进行计数的。 （错） 10、利用集成计数器芯片的预置数功能可获得任意进制的计数器。 （对） 三、选择题（每小题2分，共20分）
1、描述时序逻辑电路功能的两个必不可少的重要方程式是（B）。
A、次态方程和输出方程 B、次态方程和驱动方程 C、驱动方程和特性方程 D、驱动方程和输出方程
2、由与非门组成的基本RS触发器不允许输入的变量组合S?R为（A）。
A、00 B、01 C、10 D、11
3、按各触发器的状态转换与时钟输入CP的关系分类，计数器可为（A）计数器。 A、同步和异步 B、加计数和减计数 C、二进制和十进制 4、按计数器的进位制或循环模数分类，计数器可为（C）计数器。
A、同步和异步 B、加计数、减计数 C、二进制、十进制或任意进制 5、四位移位寄存器构成扭环形计数器是（A）计数器。
A、四进制 B、八进制 C、十六进制 6、存在空翻问题的触发器是（B）
34
A、D触发器 B、钟控RS触发器 C、主从JK触发器 D、维持阻塞D触发器
7、利用中规模集成计数器构成任意进制计数器的方法是（B）
A、复位法 B、预置数法 C、级联复位法 8、不产生多余状态的计数器是（A）。
A、同步预置数计数器 B、异步预置数计数器 C、复位法构成的计数
器
9、数码可以并行输入、并行输出的寄存器有（C）
A、移位寄存器 B、数码寄存器 C、二者皆有 10、改变555定时电路的电压控制端CO的电压值，可改变（C）
A、555定时电路的高、低输出电平 B、开关放电管的开关电平 C、比较器的阈值电压 D、置“0”端R的电平值 四、简述题（共10分）
1、时序逻辑电路和组合逻辑电路的区别有哪些？（2分）
答：主要区别有两点：时序逻辑电路的基本单元是触发器，组合逻辑电路的基本单元是门电路；时序逻辑电路的输出只与现时输入有关，不具有记忆性，组合逻辑电路的输出不仅和现时输入有关，还和现时状态有关，即具有记忆性。
2、何谓“空翻”现象？抑制“空翻”可采取什么措施？（3分）
答：在一个时钟脉冲为“1”期间，触发器的输出随输入发生多次变化的现象称为“空翻”。空翻造成触发器工作的不可靠，为抑制空翻，人们研制出了边沿触发方式的主从型JK触发器和维持阻塞型的D触发器等等。这些触发器由于只在时钟脉冲边沿到来时发生翻转，从而有效地抑制了空翻现象。
3、试述时序逻辑电路的分析步骤。（3分）
答：时序逻辑电路的分析步骤一般有如下几点：①确定时序逻辑电路的类型。根据电路中各位触发器是否共用一个时钟脉冲CP触发电路，判断电路是同步时序逻辑电路还是异步时序逻辑电路。若电路中各位触发器共用一个时钟脉冲CP触发，为同步时序．．逻辑电路；若各位触发器的CP脉冲端子不同，就为异步时序逻辑电路；根据时序逻辑．．电路除CP端子外是否还有输入信号判断电路是米莱型还是莫尔型，如有其它输入信号端子时，为米莱型时序逻辑电路，否则为莫尔型时序逻辑电路。
②根据已知时序逻辑电路，分别写出相应的驱动方程、次态方程、输出方程（注：莫尔型时序逻辑电路没有输出方程），当所分析电路属于异步时序逻辑电路，还需要写出各位触发器的时钟方程。
③根据次态方程、时钟方程或输出方程，填写状态转换真值表或状态转换图。 ④根据分析结果和转换真值表（或状态转换图），得出时序逻辑电路的逻辑功能。
35
4、试述米莱型时序逻辑电路和莫尔型时序逻辑电路的最大区别有哪些？（2分） 答：米莱型时序逻辑电路和莫尔型时序逻辑电路的最大区别就是米莱型电路不仅含有触发器，而且还含有其它类型的输入端子和门电路，而莫尔型电路仅含有触发器。
五、分析计算题（共40分）
1、试用74LS161集成芯片构成十二进制计数器。要求采用反馈预置法实现。（7分） 解：用74LS161集成芯片构成十二进制计数器的电路如下图所示：
2、电路及时钟脉冲、输入端D的波形如图10-43所示，设起始状态为“000”。试
Q1 D
J1 Q1 K1 Q1J2 Q2 K2 Q2Q2 J3 Q3 K3 Q3Q3
CP CP D Q1 Q2 Q3
图10-43 检测题10.5.2逻辑图
画出各触发器的输出时序图，并说明电路的功能。（10分）
解：分析：（1）电路为同步的米莱型时序逻辑电路；
n（2）各触发器的驱动方程：J1=D K1=D J2=Q1n K2=Q1n J3=Q1n K3=Q2 n?1n各触发器的次态方程：Q1n?1?Dn Q2 ?Q1n Q3n?1?Q2（3）根据上述方程，写出相应的逻辑功能真值表： CP 1↓ 2↓ 3↓
D 0 1 0 Q1n Q2n Q3n 0 0 0 0 0 0 1 0 0 36
Q1n+1 Q2n+1 Q3n+1 0 0 0 1 0 0 0 1 0