基于TMS320F2812最小系统的设计 22
是实际增益，b为偏置误差。软件校正算法的具体步骤如下：
（1）输入已知参考电压信号的转换值yl和yh。
（2）由转化方程y?x?ma?b和已知的参考高、低电压值?xt,yt?和?xh,yh?计算实际增益误差和偏置误差。实际增益误差ma??yh?yt?/?xh?xt?；偏置误差b?yt?xt?ma。
（3）设输入方程x?y?mb?mc，由转化方程y?x?ma?b得出校正增益mb?1/ma，校正失调mc?b/ma。
（4）将所求的校正增益及校正失调应用于其它测量通道，对ADC转换结果进行校正。
表3-1给出了校正前后采集数据的举例和比较：
表3-1 校正前后采集数据的比较
测试直流理论数值 电压 0V 1V 1.5V 2V 0 1365 2047.5 2730 实际数值 5 1411 2106 2812 校正数值 1 1373 2051 2725 实际增益 0.973 校正增益 1.028 实际失调误差 0.00356V 通过表3-1的比较，可知校正数值与理论数值比较接近，说明TMS320F2812的片内A/D校正成功。
3.4 SCI模块的软件设计
通过第三章中SCI硬件接口设计的介绍，知道了如何搭建串口传输的硬件环境，但是为了完成采集数据的顺利传输，还必须编写串口传输程序。在传输程序中，通过对DSP芯片寄存器各位的读、写，来完成相关功能和控制。本节中将详细说明传输程序的思路和构架。本节的设计完全遵循参考文献的具体规定。
为了减小串口通信时的CPU开销，F2812芯片的SCI模块的发送器和接收器都带有16级深度的FIFO，并且发送器和接收器都有独立的使能和中断位，使得数据可在半双工和全双工模式下都能传送。为了确保数据的完整性，SCI模块对接收到的数据进行中断检测、极性、帧错误和超时错误检测。通过对16位的波特率控制寄存器进行编程，可配置不同的SCI通信速率。F2812芯片支持自动波特率检测逻辑。发送数据和接收数据可采用中断和查询两种方式。
在数据的发送和接收之前，程序必须对串口进行初始化。本系统中对SCIA口进行操作，在此详细说明SCIA口的初始化。
首先将DSP芯片的第155引脚（SCITXDA）和第157引脚（SCIRXDA）配置成外设功能，即在GPFMUX寄存器中写入0x0030。
紧接着，在SCIA口的通信控制寄存器中写入0x07，设定异步接收/发送通信模式；在SCIA口的控制寄存器1中写入0x03，使能SCI接收器和发送器，即从SCIRXD引脚
基于TMS320F2812最小系统的设计 23
上接收到的数据会送到接收移位寄存器和SCIRXBUF中，数据能从SCITXD引脚上发送出去；给控制寄存器2中写入0x03，使能发送缓冲器和接收缓冲器的中断；在SCIA口的波特率寄存器高字节中写入0x00，波特率寄存器低字节中写入0x27，由波特率计算公式求得对应波特率为115200比特；给SCIA口的控制寄存器1中写入0x23，启动SCI软件复位。
最后，给PIE外围中断寄存器的第9组中断寄存器写1，使能接收、发送中断。到此，完成了SCIA口的初始化。
本模块中发送数据采用查询方式，接收数据采用中断方式。
当发送数据时，F2812置发送标志位Send_Flag，查询SCI口的控制寄存器2中第8位TXRDY（发送缓冲寄存器准备好标志位）的状态，若TXRDY=0，表示SCITXBUF满，不再发送数据；若TXRDY=1，表示SCITXBUF空，准备好接收下一个字符，此时可将采集回的某一数据移至发送缓冲器中。发送数据子程序的流程图如3-4所示。
整个发送数据的子程序位于主循环中，当发送缓冲寄存器准备好标志位和发送标志位同时为1时，程序每次发送一个字节，同时计数器增加，在下一个循环中发送另一个字节。当发送数据区的数据发送完毕后，将发送标志位Send_Flag置0。
当接收数据时，串口中断占用F2812中PIE中断RXAINT。SCI接收到一个完整的字节后，把接收移位寄存器RXSHF中的数据发送到接收缓冲寄存器中，同时接收就绪标志位RXRDY置位，中断被响应。其接收中断响应子程序如图3-4所示。
进入中断响应子程序，先判断SCI接收状态寄存器的第7位RXRDY是否为1，不为1则直接返回主程序，若为1，将接收数据缓冲寄存器SCIRXBUF中的数据存入指定的变量中，然后根据需要将PC机所需要的数据存入发送数据区中，同时置发送标志位Send_Flag，最后返回主程序。
图3-4 接收中断响应子程序
基于TMS320F2812最小系统的设计 24
SCI的初始化程序如下： #include \void InitSci(void) {
ScibRegs.SCICCR.all = 0x07; //将传输数据长度设为8位 ScibRegs.SCICTL1.all = 0x03; //启动发送和接收
ScibRegs.SCICTL2.all = 0x03; //允许RXRDY/BRKDT中断
ScibRegs.SCIHBAUD = 0x01; //波特率设置为：19200bps LSPCLK=62.5MHz ScibRegs.SCILBAUD = 0x96;
ScibRegs.SCIHBAUD = 0x01; //9600bps LSPCLK=62.5MHz ScibRegs.SCILBAUD = 0x86;
ScibRegs.SCIFFTX.all=0x4000; //使能SCI FIFO增强功能 ScibRegs.SCIFFTX.all|=0x2000; //重新使能发送FIFO操作 ScibRegs.SCIFFTX.all|=0x8000; //SCI FIFO可以恢复发送或接收
ScibRegs.SCIFFRX.all=0x4041 //清除RXFFOVF标志位，清除RXFFINT标志位，设置接收FIFO中断级别为1
ScibRegs.SCIFFRX.bit.RXFIFORESET=1; //重新使能接收FIFO操作
ScibRegs.SCIFFRX.bit.RXFFIENA=1; //使能基于RXFFVL匹配的RX FIFO中断
ScibRegs.SCIFFCT.all=0x0008; //定义每个从FIFO发送缓冲器//到发送一位//寄存器间的延迟为8周期延迟
ScibRegs.SCICTL2.bit.TXINTENA=1; //SCITXBUF寄存器中断使能 ScibRegs.SCICTL2.bit.RXBKINTENA=1; //重新使RXRDY/BRKDT中断 ScibRegs.SCICTL1.all = 0x23; //寄存器已设置好，将SW RESET置1，启动发送和接收
}
基于TMS320F2812最小系统的设计 25
4 系统抗干扰设计
TI公司的DSP芯片TMS320F2812由于其强大的功能及优异的性能价格比，被广泛地应用。由于现场环境复杂和电磁干扰，使在实验室里设计正常运行的系统，在现场安装、调试中却常常不能够正常稳定地工作。所以DSP应用系统的可靠性设计、抗干扰技术的应用变得越来越重要了，同时由于DSP自身一些有别于单片机的特点，DSP系统的抗干扰技术的设计也有其自身的特点。
4.1 干扰的来源及后果
干扰可以沿各种线路侵入DSP系统，也可以以场的形式从空间侵入DSP系统。其主要的渠道有三条，即空间干扰，供电系统干扰，过程通道干扰。
干扰对DSP系统的作用可以分为三个部位：
（1）输入系统。干扰叠加在信号上，使数据采集误差增大，特别在前向通道的传感器接口是小电压信号输入时，此现象会更加严重；
（2）输出系统。使各输出信号混乱，不能正常反应DSP系统的真实输出量，导致一系列严重后果；
2（3）DSP系统的内核。使三总线上的数字信号错乱，程序运行失常，内部程序指3针错乱，控制状态失灵，RAM中数据被修改；更严重的会导致死机，使系统完全崩溃。 4.2 软件硬件抗干扰设计 4.2.1 硬件抗干扰设计 硬件抗干扰效率高，若硬件措施得当，可以将绝大多数干扰拒之门外。硬件抗干扰技术主要有以下几种： （1）光电隔离。在输入输出通道上通过光耦合器件传输信息可将DSP系统与各种传感器、开关、执行机构从电气上隔离开来，阻挡很大一部分干扰； （2）硬件滤波。RC低通滤波器可以大大消弱各类高频干扰信号（如各类“毛刺”干扰）； （3）接地系统抗干扰设计。在所有EMC问题中，大部分是由不当接地引起的。一般的DSP系统中，地线的种类较多，如逻辑地、信号地、屏蔽地、保护地等。当数字电路工作在高频时，电源的脉动比较大，如果和模拟电源一起使用时就会给模拟电源造成干扰（Texas Instrument，1999），本系统采用在不同电源和不同地之间接电感的方式解决[26]。具体电路如图4-1所示。 3.3VVCC3.3VGNDL1L2L3L4PLLVCCAVCCP1VCCAAGND图4-1 电感隔离