CLKDQQ’
图5-20
5-14在边沿触发的D触发器中，各输入端波形如图5-21所示，试画出Q、Q'端对应的波形。
CLKS’DDD21S’D1CLK1DSC1RQQ’
D1D2
图5-21
解：如图5-45所示，触发器有异步输入信号，当异步输入信号有效时（即SD’=0），触发器被置成1状态。当异步输入信号无效时（即SD’=1），触发器的状态取决于同步信号。本题Q*=D1D2。据此，可画出波形图如图5-22所示。
CLKS’DD1D2QQ’
图5-22
5-15在边沿触发的T触发器中，各输入端波形如图5-23所示，试画出Q、Q'端对应的波形。 设触发器的初始状态为0。
TCLK1TC1QQ’
CLKT
图5-23
解：从触发器的逻辑符号可看出，该触发器为上升沿触发。当每个CLK的上升沿到来时，触发器的状态取决于输入信号T的状态。据此，可画出波形图如图5-24所示。
CLKTQQ’
图5-24
5-16带异步输入信号的边沿触发JK触发器中，各输入端波形如图5-25所示，试画出Q、Q'端对应的波形。
CLKRD0CLKJKS1JC11KRQQ’
JK
RD 图5-25
解：该JK触发器有异步输入信号，要考虑异步输入信号对触发器状态的影响，触发方式为下降沿触发。据此，可画出波形图如图5-26所示。
CLKRDJKQQ’
图5-26
5-17 触发器构成的电路如图5-27所示，已知CLK波形，试画出Q1、Q2的波形。设触发器Q1、Q2的初始状态均为0。
Q11DC1Q’1Q2CLKQ1Q2
1JC11KQ’2
CLK
图5-27
解：⑴图中所示电路，D触发器构成T’触发器，在每个CLK的上升沿输出状态翻转。 ⑵图中所示电路，JK触发器构成T触发器，当Q1输出高电平时，Q2翻转；当Q1输出低电平时，Q2保持。据此，可画出波形图如图5-28所示。
⑶从Q1、Q2的波形可看出，Q1对CLK实现2分频；Q2对CLK实现4分频。
CLKQ1Q2
图5-28
5-18 触发器构成的电路如图5-29所示，已知CLK波形，试画出Q1、Q2的波形。设触发器Q1、Q2的初始状态均为0。
Q1Q21DC1
D1DC1RCLKCLKD
图5-29
解：⑴画波形时要注意Q2’作为左边触发器的异步复位信号。据此，可画出波形图如图5-54所示。
⑵画Q2波形时，要考虑CLK上升沿到来时刻之前Q1的状态。据此，可画出波形图如图5-30所示。
CLKDQ1Q2
图5-30
5-19 边沿触发的D触发器构成的脉冲分频电路如图5-31所示，已知CLK波形，试画出Y的波形。设触发器Q1、Q2的初始状态均为0。
Q1CLKC1Y1DC1
图5-31
解：⑴触发器Q1、Q2的初始状态均为0，则Y=0。同时，Y反馈至两个D触发器的输入端。 ⑵画Q1、Q2波形时，上边的D触发器为上升沿触发，下边的D触发器为下降沿触发。据此，可画出波形图如图5-32所示。
Q2