数字逻辑与数字系统李景宏答案
【篇一：2011210284庆道日吉】
s=txt>《数字系统综合课程设计》 课程设计报告
彩灯控制器电路设计
计算机与信息工程学院 11级师范蒙班 乌云塔那 20112102840 指导教师 戚桂美 讲师
摘要 用移位寄存器为核心元件，设计一个8路彩灯控制器。用寄存器的每一位控制一组灯。由于寄存器具有不同的状态，寄存器的状态不断地循环变化，就会形成动人的灯光循环。
关键词 ：移位寄存器；8路彩灯控制器；灯光循环 1.设计任务和要求
1．1 要求设计一个能够控制八路彩灯的逻辑电路。 1．2 要求彩灯组成二种花型。花型可以自己设置。
花型Ⅰ——8路灯分两半，一半从左自右顺次亮，再顺次灭。一半从右自左顺次亮，再顺次灭。
花型Ⅱ——8路灯分两半，从右自左顺次亮，再顺次灭。 1.3 要求两种花型交替出现。 2.工作原理分析
要想实现两种花型的8路彩灯控制器时需要两片移位寄存器74ls194和一片十六进制计数器74ls161，其中通过移位寄存器74ls194的sl,sr,s1,s0端和十六进制计数器74ls161的输出端之间的某种逻辑关系来实现不同的花型，每种花型的周期为8，两种花型的周期为16，正好有16种状态，所以我们可以用十六进制计数器74ls161来实现两种花型的交替演示。
从实验箱出来的脉冲信号分为两路：一路作为计数脉冲送到十六进制计数器74ls161；另一路作为移位时钟脉冲加到移位寄存器
74ls194。调节脉冲的频率，即改变彩灯移动的速度，得到不同的动态效果。 3.基本组成
把8路彩灯设计分为几个独立的功能模块进行设计,每一个模块完成特定的功能,再把它们有机的组织起来构成一个系统完成彩灯控制器的设计。系统可由四个模块组成，它们分别是：花型控制电路、开关电路、花型演示电路、脉冲。如 图3-1所示： 图3-1模块演示
其中开关电路为实验箱的开关按钮，开了电源后把电压调到5v，脉冲为试验箱上的脉冲，可以连接到手动脉冲，按一次脉冲走一个周期，也可以接到自动脉冲，按规定的周期自动变化。花型控制电路由两片移位寄存器74ls194和一片十六进制计数器74ls161组成，可以通过建立不同的逻辑关系来实现不同的彩灯花型。花型演示电路是指把两片移位寄存器74ls194的输出端连接在试验箱的发光二级管，来实现彩灯的演示。 4.设计步骤及方法
根据彩灯要实现的两种花型,可以得出16种状态，16种状态产生的码，如表4-1所示： 表4-1花型编码表
由十六进制计数器和移位寄存器的状态可以分析出以下逻辑关系，如表4-2所示： 表4-2逻辑关系表
由表4-2分析得：74ls194(1)的s1为74ls161的q3反 ，
74ls194(1)的s0为74ls161的q3。sl,sr端为74ls161的q2反，74ls194(2)的s1，s0分别为01。sl,sr端为74ls161的q2反。 5.电路总体说明总电路如图5-1所示:
图5-1总电路图 74ls194工作状态如图5-2所示:
【篇二：数字钟打铃系统】
s=txt>题目名称 数字钟打铃系统 班 级 姓 名 学 号 同组者 成 绩
计算机与信息工程学院 目录
一、题目和名称???????????????????????????????3 二、摘要??????????????????????????????????3 三、设计任务及要求??????????????????? ??????????3
四、数字钟打铃系统组成框图?????????????????????????3 五、单元电路设计??????????????????????????????3 1、信号源??????????????????????????????? 4 2、时钟电路?????????????????????????????? 4
3、校时电路?????????????????????????????? 5 4、闹钟电路?????????????????????????????? 5
六、完整电路图???????????????????????????????8 七、组装调试????????????????????????????????8 八、实验器件????????????????????????????????9 九、设计优点和不足?????????????????????????????9
十、心得体会????????????????????????????????9 十一、参考文献???????????????????????????????9 一、题目和名称 数字打铃系统 二、摘要
数字钟打铃系统是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟，得到了广泛的应用。在控制系统中，数字电子钟打铃系统也常用来作定时控制的时钟源。本次设计的数字钟打铃系统在电路中加入了校时电路和定时闹钟电路，能分别对时、分进行手动脉冲输入或连续脉冲输入的校时，可设置六个时间分别进行响铃。
三、设计任务及要求
用中、小规模集成电路设计一个数字钟打铃系统，能实现以下功能： 1． 由晶体振荡器电路(或555定时器)产生1hz的标准“秒”信号。 2．“秒、分计数器”为00 ~ 59的六十进制计数器。 3．“时计数器”为00 ~ 23的二十四进制计数器。 4．走时精度要求每天误差小于1秒。
5．具有校时功能。即只要将开关置于校时位置，可分别对“秒、分、时”进行手动脉冲输入或连续脉冲输入的校正。
6．可设置六个时间，数字钟定时打铃，响铃时间10秒。 四、数字钟打铃系统组成框图
数字钟的工作原理是，振荡器产生稳定标准的1hz脉冲信号，将标准脉冲送入秒计数器，秒计数器计满60s后向分计数器进位，分计数器计满60min后向小时计数器进位，时计数器计满24后，时、分、秒计数器同时自动复位为0然后考试新一天的计数。时、分、秒计数器分别把输出的状态输入到4为led7段显示器显示出来。校时电
路是用来对时、分、秒显示数字进行校对调整的。闹钟电路是对设定的六个时间分别进行响铃 五、单元电路设计
1、信号源（秒脉冲）：
秒脉冲由555定时器构成的多谐振荡器产生。 多谐振荡器频率：
在ne555定时器输出端加施密特触发器可对方波整形。 2、时钟电路
秒信号经过秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位，“分”个位、十位及“时”个位、十位 的计时输出信号，然后送到显示器，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，即显示00~59。而“时”计数器应为二十四进制，即显示00~23。要实现这一要求，可选用中规模集成计数器74ls160 ，时、分、秒均采用整体置数法连接，电路图如下： 3、校时电路
在电路运行出现误差时，需要对电路进行时间的校准。置开关在校时的位置，可分别对时、分、秒进行单独技术，计数脉冲由单次脉冲和连续脉冲输入。电路如下 4、闹钟电路
利用上边的二十四进制和六十进制的计数器作为信息的比较源之一，另外利用四片数值比较器74ls85对小时的个位和十位以及分钟的个位和十位进行比较，如果与设定的时间一样，则产生输出信号1，再利用由与非或门组成的电路驱动蜂鸣器的鸣叫，鸣叫的时间是10秒钟。鸣叫时间是由时钟电路的秒计数器进行控制，当秒计数器十位为0，个位为1时，可驱动由或非门组成的电路输出为1，驱动蜂鸣器的鸣叫，当秒计数器的十位为1时，停止鸣叫，此时正好为10秒钟。由比较器组成的闹钟电路操作简单，并且设定的时间是可调的，但电路连接过于复杂，因此本次试验又另外加了五个固定的时间，分别为00:02:00、00:03:00、00:05:00、00:06:00、00:09:00，这些时间由与非或门组成，当电子钟显示到这些时间时也可驱动闹钟电路响铃，再加上一个由比较器组成的可调节的闹钟时间，共实现六个时间的响铃。 电路图如下
【篇三：数电课程设计报告-数字电子钟】
计题目：数字钟设计与实现