《数 字 电 路》 实验指导书
福州大学物信学院 电子信息工程系
目 录
第一章 数字电路实验的基本知识 …………………………………1 1.1 数字集成电路 ………………………………………………1 1.2 数字实验 …………………………………………………... 2 第二章 数字电路实验………………………………………………. 7 实验一 常用电子仪器的使用……………………………....…7 实验二 门电路的逻辑功能测试及功能转换 ………………..9 实验三 SSI组合逻辑电路的设计 ……………………….…13 实验四 MSI组合逻辑电路的设计 ……………………….…16 实验五 时序逻辑电路的设计 ……………………………....19 实验六 555集成定时器及其应用 ……………..…………...21 第三章 数字电路课程设计 ……………………………................23 课程设计1：交通灯逻辑控制电路设计 ……………………...23 课程设计2：十翻二运算电路设计 …………………………...29 课程设计3：数字电子钟逻辑电路设计 ……………………...34 附录 部分集成电路引脚图…………………………...………….....37
第一章 数字电路实验的基本知识
1.1 数字集成电路
数字电路分集成电路（IC－Integrated Circuit）和分立元件两种。分立元件是
将晶体管、电阻等元器件用导线在线路板上连接起来的电路；而集成电路则是将上述元器件和导线通过半导体制造工艺做在一块硅片上而成为一个不可分割的整体电路。
数字集成电路就是完成数字逻辑功能的集成电路。集成电路按集成度可分为
小规模集成电路（SSI）、中规模集成电路（MSI）、大规模集成电路（LSI）和超大规模集成电路（VLSI）。实验中经常用的是中、小规模集成电路，小规模集成电路主要是一些门电路，中规模集成电路主要是数据选择器、计数器等数字电路。中、小规模数字电路常见的是TTL电路和CMOS电路。实验中主要采用TTL的74系列电路作为实验用器件。
数字IC器件有多种封装方式，为了教学方便，在实验中所用的74系列器件
封装选用双列直插器件。下图1.1.1是双列直插封装的正面示意图。
14 13 12 11 10 9 8 1 2 3 4 5 6 7 图1.1.1 双列直插式封装图
双列直插封装有以下特点：
1． 从左面看，器件一端有一个半圆的缺口，这是正方向的标志。缺口下边的引脚号为1，引脚号按逆时针方向增加，图中的数字表示引脚号。双列直插封装IC引脚个数有14、16、20、24和28等。
2．双列直插封装器件有两列引脚。引脚之间的间距为2.54mm，两列引脚之间距
1
离有宽（15.24mm）、窄（7.62mm）两种。两列引脚之间的距离能够做较小改变，但引脚间距不能改变。将器件插入实验台上的插座中去或者从插座中拔出时要小心，不要将器件引脚搞弯或折断。
3．74系列器件一般在右下角的最后一个引脚是GND，左上角的引脚Vcc。例如，14引脚器件引脚7是GND，引脚14是Vcc；20引脚器件引脚10是GND，引脚20是Vcc。但也有例外的，所以使用IC时要先看清引脚图，找对电源和地，避免因接线错误造成器件损坏。
注意：不能带电拔、插器件，拔、插器件只能在关断电源的情况下进行。
1.2 数字实验
随着集成电路的广泛应用，一般采用的实验方案使用接插式通用底板和双列
直插式集成元件，通过接插的方式进行实验。 1．2．1 实验准备
实践证明，实验前的准备工作做得是否充分，对实验能否顺利完成以及能否
从实验中有所收获有很大影响。为了体现准备工作是否充分，一般要求实验前书写实验预习报告。预习报告不同于正式报告，没有规定的书写格式和要求，只要自己看得懂就行了。要求尽可能简洁、思路清楚、一目了然，内容以实验电路图（实验电路图就是在逻辑图的输入输出端注上器件的管脚排列序号）为主，附以简要的文字说明和记录结果数据的图表。根据验证性实验和设计性实验的不同，准备的侧重点和要求有所不同。 1．验证性实验
验证性实验指实验内容、实验电路等大多是预先指定的。对这类实验，实验
者要预先弄情实验目的和具体要求，对实验结果、实验中可能出现的现象、预先做出分析和估计。 2．设计性实验
设计性实验指根据实验目的及具体要求，由设计者自己设计电路以及实验的
2
具体步骤，这类实验可培养学生独立设计能力，做这类实验前要注意以下几点：
（1）熟悉所使用器件的逻辑功能、使用条件和引脚图； （2）进实验室前按要求设计好实验电路，并画出实验电路图。
1．2．2 实验过程 一、电路的连接 1．插IC器件
（1）首先要认清方向，凹槽朝左，引脚按逆时针排列，1脚在左侧第一个位置。注意不要插反，否则一接电源就会烧坏IC器件。
（2）将IC器件插到底板上时要注意对准，引脚间隔与底板插孔间隔相同，插入时用力要轻，不要一下子插紧，待确定管脚和插孔位置一致后，再稍用力插牢，以防IC器件管脚弯曲或折断。 2．布线 （1）导线要求
布线用的导线直径应和通用底板插孔直径相一致，不宜太粗或过细；导线最
好用色线以区别不同用途。导线的剥头一般以5－7mm为宜，剥头不允许弯曲。 （2）布线顺序
布线最好有顺序地进行，以免造成漏接。布线时先将固定电平的端点接好，
如电源线、地线、门电路的多余端或实验过程中始终不改变的输入端等，这些连线要尽可能短一些；然后按信号流向顺序布线。 （3）布线要求
A．布线长度不宜太长，最好贴近底板；
B．避免导线相互交叉，更不要覆盖插孔，切忌导线跨越器件的上空； C．一个插孔只能插一根导线，不允许插两根导线；
D．正确布线的底板应使电路清晰、整洁，这样不仅会提高电路的可靠性，也
便于检查和排除故障、更换器件等；
E．在接实验电路之前，要对所有器件进行功能验证，确保所有器件都是有效
3
的，这一步对实验的顺利进行至关重要，不可忽略；
F．对于大型实验，使用器件较多，这时可以把实验分为若干独立的部分，逐
一布线、调试，最后再连接起来调试运行；
G．为防止干扰，每用6个集成器件，电源线要加接一个1～10?F的旁路电
容通地。
二、电路测试及其故障排除 1．数字电路测试
数字电路测试大体上分为静态测试和动态测试两部分。静态测试是给定数字
电路若干组静态输入值，测试数字电路的输出值是否正确。数字电路线路接好以后，把线路的输入接电平开关输出，线路的输出接电平指示灯，按功能表或状态表的要求，改变输入状态，观察输入和输出之间的关系是否符合设计要求。
在静态测试的基础上，按设计要求在输入端加动态脉冲信号，观察输出端波
形是否符合设计要求，这是动态测试。我们所涉及的大多只是静态测试。 2．数字电路的故障查找和排除
在实验中，当电路不能完成预期的逻辑功能时，就称电路有故障。造成故障
的原因是多方面的，大致可归纳为以下几个方面：器件故障、接线错误、设计错误和测试方法不正确。 （1）器件故障
器件故障是器件失效或器件接插问题引起的故障，表现在器件工作不正确，如实验IC器件使用不当、错误应用或功能不正常，实验仪器（实验箱）或通用底板不正常。为防止器件失效，要求接插器件时一定要注意凹槽朝左，先对齐再用力，使用之前先进行功能验证。 （2） 连线错误
连线错误是常见的错误，据有人统计，在教学实验中，约有70％以上的故障
是由接线错误引起的。 A．连线错误原因
4
忘记接器件的电源和地；连线与插孔接触不良；连线经多次使用后，有可能
外面塑料包皮完好，但内部线断；连线多接、漏接、错接；连线过长、过乱造成干扰。
B．接线错误现象
接线错误造成的现象多种多样，例如器件的某个功能块不工作或工作不正常，
器件不工作或发热，电路中的一部分工作状态不稳定等。 C．解决方法
a．熟悉器件的功能及其引脚号，知道器件每个引脚的功能；
b．器件的电源和地一定要接对、接好，检查连线和插孔接触是否良好； c．检查有无错接、多接、漏接，检查连线中有无断线。
重要的是连线前要画出电路连接图，按图连接，不要凭记忆随想随接；接线
时要规范、整齐，尽量走直线、短线，以免引起干扰。 （3）设计错误
电路设计错误自然会造成与预想的结果不一致，原因是对实验要求没有理解
透，或者对所用器件的原理没有掌握，或者是实验电路本身所固有的如组合电路的冒险现象。这就要求在设计时要理解实验要求，掌握实验线路原理，精心设计。初始设计完成后一般应对设计进行优化，最后画出逻辑图及接线图。 （4）测试方法不正确
若不发生前三者错误，实验一般会成功。但测试方法不正确也会引起观察错
误。例如，一个稳定的波形，用示波器观察，而示波器没有同步，则造成波形不稳的假象。因此要学会正确使用仪器、仪表，尤其是示波器的应用。
在完成布线后，对所有的连线复查一遍是有益的。简单检查电源和地是否接
好，输入能否加到实验电路上，输出能否显示等。当实验中发现结果与预期不一致时，应仔细观察现象，冷静思考问题所在。 （1）首先检查仪器、仪表是否正确使用；
（2）在正确使用仪器、仪表的前提下，按逻辑图和接线图逐级查找问题所在。通
5
常从发现问题的地方，一级一级向前测试，测试电路的输入、输出点的0－1状态，直到找到故障的初始发生位置；
（3）在故障的初始处，首先检查连线是否正确，确认无误后，检查器件引脚是否全部正确插进插座中，有无引脚折断、弯曲、错插问题；
（4）确认无上述问题后，取下器件测试，以检查器件好坏，或者直接换一个好器件；
（5）若器件和连线都正确，则需要考虑设计问题。 1．2．3 实验报告
实验结束后需要撰写实验报告，这是一项重要的基本功训练，绝不是一种形
式上的需要。通过撰写实验报告，回顾实验过程、总结实验结果、加深对基本理论的认识和理解。实验报告要写在规定的报告纸上，所有的图形、表格都必须用直尺、曲线板绘制。报告的内容主要包括以下几个部分： 1．实验目的； 2．实验仪器、器件；
3．实验内容、步骤、线路，包括方框图、状态图或真值表、文字说明逻辑图等； 4．实验数据记录；
5．实验结果分析讨论、心得体会等。
6
第二章 数字电路实验
实验一 常用电子仪器的使用
一、实验目的
1．了解AEDK-labDEC型数字电路实验箱的结构，并掌握它的使用方法 2．掌握RIGOL-DS1042C型示波器测量各种脉冲波形参数的使用方法 3．了解和熟悉集成电路器件的引线排列及其使用方法 4．熟悉门电路的逻辑功能及其测试方法 二、实验仪器
1．AEDK-labDEC型数字电路实验箱 2．RIGOL-DS1042C型示波器 3．万用表
4．器件：74LS00 2输入端四与非门 1片 74LS86 2输入端四异或门 1片 三、实验内容
1．观察示波器机内校准信号（Up－p＝3V，f＝1KHz），调整示波器，使示波器屏幕上至少显示两个完整周期，垂直方向显示至少两格波形。画出脉冲波形并注明幅度、周期和脉宽。
2．观察数字电路实验箱内脉冲源10KHz的输出脉冲信号波形。画出波形并注明幅度、周期和脉宽。
3．用示波器测量数字电路实验箱的电压值，注意示波器用DC耦合方式，画出波形并注明幅度。 4．测量门电路的逻辑功能
（1）将“与非门”74LS00插入实验箱芯片槽上（注意：凹口朝左），14脚接＋5V，
7
7脚接地，并把两个输入端接实验箱的逻辑开关K1、K2，输出端接发光二极管（L1～L12任意一个）。
（2）按照表2.1.1不同的输入组合，记录对应的输出信号，结果填入表2.1.1。 （3）按同样的方法，验证74LS86的逻辑功能，并记录，表格与2.1.1同。
表2.1.1 与非门真值表
输入 A 0 0 1 1
四、实验预习要求
B 0 1 0 1 输出 Y 1．画出74LS00、74LS86的管脚图，列出实验内容的记录数据表格。 五、实验报告要求
1．用坐标纸画出实验内容1、2和3的脉冲波形，并注明幅度、周期、占空比。 2．74LS00、74LS86的管脚图，并列出功能表。
8
实验二 门电路的逻辑功能测试及功能转换
一、实验目的
1．掌握门电路的逻辑功能及其测试方法 2．掌握门电路之间的功能转换方法 3．掌握特殊门电路的特性分析和设计 二、 实验仪器和器件
1．AEDK-labDEC型数字电路实验箱 2．RIGOL-DS1042C型双踪示波器 3．万用表 4．器件：
74LS00 2输入端四与非门 1片 74LS86 2输入端四异或门 1片 74LS125 三态输出的四总线缓冲门 1片 三、实验内容
1．测试与非门和异或门电路的逻辑功能； 2．用三个与非门构成一个或门电路； 3．用异或门构成非门电路； 4．测试三个异或门构成电路的输出； 5．测试三态门的逻辑功能。
6．测试用异或门和与非门构成电路的输出。 四、实验过程及方法
1．测试与非门和异或门电路的逻辑功能，注意全部门都得测（步骤同实验一）。 2．用与非门实现或门功能，测试电路如图2.2.1所示，测试结果记录于表2.2.1。 3．用异或门实现非门功能。
自拟函数式、电路图和记录表格，完成测试。
9
4．测试图2.2.2三个异或门构成电路的输出，结果填入表2.2.2。
A ＆ ＆ B ＆ Y
4 5 ＝1 1 2 ＝1 A B ＝1 Y 图2.2.1 与非门实现或门测试电路 图2.2.2 异或门测试电路
表2.2.1 与非门实现或门测试输出
输入 A 0 0 1 1 B 0 1 0 1 输出 Y 表2.2.2 异或门电路测试输出
输入 1 0 1 1 1 0 2 0 1 0 0 0 4 0 0 1 0 0 5 0 0 1 1 1 A 输出 B Y 5．测试三态门的逻辑功能
（1）三态门74LS125低电平有效，当E?0时导通，E?1时截止处于高阻态。结果填入表2.2.3。
（2）功能分析。当E?1时，三态门截止处于高阻态，输出状态由1B端的输入确
10
定，如图2.2.3所示，分别测当1B＝1和1B=0时，Z的输出电压（用示波器测）。
表2.2.3 三态门功能表
输入 E 输出 A 0 1 0 1 Y 74LS125 0 1A 1Y 1E 1 Z 74LS00 1A 1Y 1B 0 GG0 1
1 0 74LS00 Z 74LS125 1A 1Y 1E 1A 1Y 1B GG1 GGGG图2.2.3 三态门逻辑功能分析 6．测试图2.2.4异或门和与非门构成电路的输出，结果填入表2.2.4。
表2.2.4 图2.2.4电路测试输出
ABCA B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S D =1=1S0 0 &&D0 0 &图2.2.4 异或门和与非门构成的电路1 1 1 1
11
五、实验预习要求
1．复习门电路的逻辑功能并写出逻辑函数表达式。
2．熟悉所用集成电路的引线位置及各引线用途并画出管脚图（参附录）。 3．画好实验用电路图和表格。 六、实验报告要求
1．列出各逻辑门的功能表，写出表达式并画逻辑图，标上管脚号。 2．写出门电路转换的表达式，画出转换电路图，给出测试数据。 3．回答问题：
（1）怎样判断门电路逻辑功能是否正常？
（2）若与非门一个输入端接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？
（3）异或门又称可控反相器，为什么？ （4）试分析三态门的输出结果。
12
实验三 SSI组合逻辑电路的设计
一、实验目的
掌握用SSI构成组合逻辑电路的设计方法和功能测试方法
二、实验仪器
1．AEDK-labDEC型数字电路实验箱 2．万用表 3．器件：
74LS00 2输入端四与非门 2片 74LS86 2输入端四异或门 1片 三、实验原理
用SSI设计组合逻辑电路的一般方法:
（1） 分析设计要求，确定输入和输出变量，并确定其逻辑关系； （2） 列真值表；
（3） 画卡诺图化简，写出逻辑表达式； （4） 画逻辑图，确定元器件清单； （5） 组装电路；
（6） 测试功能是否符合设计要求。 四、实验内容
1．用八个二输入与非门设计4人表决电路。当四个输入端中有三个以上“1”时，输出为“1”，要求采用八个二输入与非门进行设计。画出逻辑图，通过实验验证功能。
2．用与非门设计一个一位二进制大小比较电路。画出逻辑图，通过实验验证功能。
3．设计一个能从4处分别控制通道灯亮灭的控制电路。画出逻辑图，通过实验验证功能。
13
4．用八个与非门设计一个2线-4线变量译码器，要求输出低电平有效。画出逻辑图，通过实验验证功能。
5．设计一个格雷码转换成4位二进制代码电路。画出逻辑图，通过实验验证功能。 五、实验过程
1．表决电路设计。设计过程： （1）根据设计要求列真值表
表2.3.1 四变量表决电路的真值表
A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Y 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1 （2）用逻辑代数法，由真值表得到逻辑函数的二输入端与非输入的化简式
14
''Y?ABCD?A'BCD?ABCD?ABCD?ABCD'?ABC?ABD?ACD?BCD ?(AB?CD)(AC?BD)
??(AB?CD)(AC?BD)?''?(((AB)'(CD)')'?((AC)'(BD)')')''（3）用74LS00实现上面的逻辑式，最终实现四位表决电路。（要求自己画电路图并验证。注意：每个门都要先测试功能是否正确）
2．一位二进制大小比较电路的设计，要求自己写出设计过程，画出电路图并验证。 3．通道灯亮灭控制电路，要求自己写出设计过程，画出电路图并验证。 4．2线-4线变量译码器电路，要求自己写出设计过程，画出电路图并验证。 5．格雷码转换成4位二进制代码电路，要求自己写出设计过程，画出电路图并验证。
六、实验预习要求
1．复习组合逻辑电路设计方法和步骤。 2．画出四人表决电路的功能表、电路图。
3．画出一位二进制大小比较电路的功能表、电路图。 4．画出通道灯亮灭控制电路的功能表、电路图。 七、实验报告要求
1．画出实验电路图，整理实验数据、表格。 2．总结SSI路的设计方法。
15
实验四 MSI组合逻辑电路的设计
一、实验目的
掌握用MSI构成组合逻辑电路的设计方法及其功能测试方法
二、实验仪器
1．AEDK-labDEC型数字电路实验箱 2．万用表 3．器件：
74LS151 8选1数据选择器 1片 74LS138 3线－8线译码器 1片 74LS20 4输入端二与非门 1片 74LS04 六反相器 1片 三、实验原理
用MSI设计组合逻辑电路，通常采用功能块的设计思路，它不象小规模集成电路先进行逻辑设计然后选用元件，而是在方案框图确定后，先确定所需的中规模集成块，然后再根据具体电路块进行块间组合。各个集成块内的电路已是按照最佳设计制作，所以可免去许多繁琐工作。 四、实验内容
1．数据选择器74LS151功能测试
74LS151是八选一数据选择器，有两个互非的输出端，一个选通管S，S＝1时正常输出；S＝0时，输出Y＝0。
2．设计一个查找一年12个月中哪些月份有31天的电路，若该月有31天，输出为1，否则输出为0。画出逻辑图，并验证功能。
3．利用74LS151设计三变量（A、B、C）表决电路，同时A具有否决权，画出逻辑图，并验证功能。 4．译码器74LS138功能测试
16
74LS138是3线－8线译码器，3个输入端，8个输出端，3个输入控制端，当输入控制端S1?1、S2?S3?0时正常输出；否则，输出全为1，不能译码。 5．用74LS138和与非门设计一个一位全减器，画出逻辑图，并验证功能。 五、实验过程
1．根据74LS138和74LS151的功能表测试芯片的逻辑功能。 2．利用74LS151实现31天月份检查电路 （1）根据设计要求列真值表，如表2.4.1所示。
（2）将A、B、C连接到74LS151地址端，D端由74LS151数据输入端输入，Y控制输出，当Y＝1时，表大月，否则为小月。注意：A、B、C顺序应该是从高位到低位；同时注意选通管S＝1。
3．带否决权三变量表决电路的设计，要求自己写出设计过程，画出电路图并验证。 4．一位全减器电路的设计，要求自己写出设计过程，画出电路图并验证。
表2.4.1 大月检测电路的真值表
月份 1 2 3 4 5 6 7 8 9 10 11 12 A 0 0 0 0 0 0 0 1 1 1 1 1 B 0 0 0 1 1 1 1 0 0 0 0 1 17 C 0 1 1 0 0 1 1 0 0 1 1 0 D 1 0 1 0 1 0 1 0 1 0 1 0 Y 六、实验预习要求
1．复习组合逻辑电路设计方法和步骤。
2．根据实验内容设计并画出题目要求的实现电路图。 3．弄清74LS151和74LS138的逻辑功能和管脚排列顺序。 七、实验报告要求
1．画出实验电路图，整理实验表格。 2．总结MSI路的设计方法。
3．比较用MSI和SSI构成组合逻辑电路的优缺点。
18
实验五 时序逻辑电路的设计
一、实验目的
1．熟悉集成触发器构成同步计数器的方法及其功能测试方法 2．掌握集成计数器构成任意进制计数器的方法及其功能测试方法 二、实验仪器
1．AEDK-labDEC型数字电路实验箱 2．RIGOL-DS1042C型双踪示波器 3．万用表 4．器件：
74LS161 四位二进制同步加法计数器 1片 74LS112
双JK触发器 1片
74LS194A 四位双向移位寄存器 1片 74LS20 4输入端二与非门 1片 74LS08 2输入端四与门 1片 三、实验原理
1．用触发器构成同步计数器属时序电路的设计范畴，通常采用下列步骤： （1）根据设计要求画出原始状态图； （2）简化状态，即合并一些等价的状态； （3）选择状态编码，确定触发器类型、数目； （4）求状态方程和输出方程； （5）求驱动方程、 （6）画逻辑图。
2．用集成计数器构成任意进制（M）计数器的方法 （1）复位法
复位法是利用集成计数器的复位端（清零端CR）构成任意进制M计数器的
19
方法。步骤：
A．写出第M状态的二进制形式SM；
B．写出复位表达式CR，一般是以SM中出现1的状态为变量； C．画出实现电路。
（2）置数法
置数法是利用集成计数器的预置控制端（同步置数端LD）构成M进制计数
器的方法。置数的数据输入端D3 D2 D1D0为M进制计数的起点，可以是计数状态图中的最小数、最大数或中间数。 四、实验内容
1．检测74LS161功能和74LS194A功能。
2．用74LS161构成12进制计数器，设计电路并验证，画出状态转换图。 3．用74LS194A构成7进制计数器，设计电路并验证，画出状态转换图。 4．检测JK触发器功能，测量结果填入功能表中（表格自拟）。
5．用JK触发器构成同步三进制加法计数器，用示波器观察波形，并记录波形。
（1） 先用实验箱上的1Hz信号或单脉冲作为脉冲输入，用指示灯观察是否
为三进制。
（2） 指示灯观察正确的前提下，用双踪示波器观察波形，脉冲输入选择
1KHz，记录CLK、触发器输出Q1和Q0三个波形的幅度、周期及其对应关系。
五、实验预习要求
1．复习触发器构成同步计数器和集成计数器构成任意进制计数器的方法。 2．弄清74LS161和74LS112的逻辑功能和管脚排列顺序。
3．完成本实验所要求的逻辑设计内容，并画出JK触发器的功能表。 六、实验报告要求
1．整理实验电路、实验结果，并进行分析。 2．总结时序电路的设计过程。
20
实验六 555集成定时器及其应用
一、实验目的
1．熟悉掌握555集成定时器的功能及其使用方法
2．掌握用555集成定时器构成多谐振荡器、单稳态触发器等应用电路的方法 二、实验仪器
1．AEDK-labDEC型数字电路实验箱 2．RIGOL-DS1042C型双踪示波器 3．万用表 4．器件：
555定时器 电阻、电容 三、实验内容
1．按555的功能表验证555定时器功能，并记录（表格自拟）。
2．用555定时器组成多谐振荡器，输出约1KHz频率的波形，用示波器观察输出
波形，并与理论值进行比较。
3．用555定时器组成单稳态触发器，合理选择单稳态输入信号的频率及脉宽，用
示波器观察波形，测出脉宽Tw，并与理论值比较。 四、实验过程
由555定时器组成的多谐振荡器、单稳态触发器分别如图2.6.1(a)、（b）所示。
1片
若干
1．图2.6.1（a）中，其周期T?0.7(R?2RW)C，可以从示波器上观察脉冲波形的变化，用示波器观察输出波形VO和电容的充放电波形VC，记录波形的高低电平、占空比、周期。并与理论值进行比较（注意：要记录所使用电阻、电容的大小）。 2．图2.6.1（b）中，在VI端输入一个负跃变的窄脉冲，则在输出端输出延时为Tw＝1.1R1C的正脉宽信号。用实验箱上1Hz～1MHz的脉冲信号作为VI输入，调整VI的频率，用示波器观察输出波形、电容的充放电波形以及输入信号波形之间
21
的对应关系并画出，测出脉宽Tw。记录电容充放电波形中充电部分高低电平、电源电压，并与理论值比较。
注意：VO上升沿和VI的下降沿相对应，而VC充电的起止应该与VO的高电
平同步。在上面的两个实验中，示波器都要求DC耦合方式。
＋5V 8 5．1K? R 3 V0 ＋5V 8 5．1K? R 7 5.1K? RW 6 2 0.1?F 4 7 4 Vcc RD DIS Q 555 TH Vcc RD DIS Q 3 V0 VC 6 555 TH VC TR VM 1 5 0.01?F VI 0.1?F 2 TR VM 1 5 0.01?F 图2.6.1 （a）多谐振荡器 （b）单稳态触发器 五、实验预习要求
1．复习555集成定时器的工作原理、外引线排列和功能表。
2．复习由555定时器构成的上述各种应用电路的工作原理及工作波形。 3．计算参数Tw的理论值。 六、实验报告要求
1．画出各实验电路和实验波形，并记录实验数据。 2．分析理论值和实验值的误差为多少？
22
第三章 数字电路课程设计
课程设计1：交通灯逻辑控制电路设计
一、简述：
为了确保十字路口的车辆顺利、畅通地通过，往往都采用自动控制信号灯来进行指挥。其中红灯（R）亮，表示该条道路禁止通行；黄灯（Y）亮表示停车；绿灯（G）亮表示允许通行。交通灯控制电路的系统框图如图3.1.1所示：
手动、单步 ≥1 分频 时标 东西方向 EW G Y R 南北方向 NS G Y R 系统控制电路
图3.1.1 交通灯控制器系统框图
二、设计任务和要求
设计一个十字路口交通信号灯控制器。基本要求如下：
1．满足图3.1.2顺序工作流程。图中设南北方向的红、黄、绿灯分别为NSR、NSY、NSG，东西方向的红、黄、绿灯分别为EWR、EWY、EWG。它们的工作方式有些必须是并行进行的，即南北方向绿灯亮，东西方向红灯亮；南北方向黄灯亮，东西方向红灯亮；南北方向红灯亮，东西方向绿灯亮；南北方向红灯亮，东西方向黄红灯亮。
23
2．应满足两个方向的工作时序：即东西方向亮红灯时间应等于南北方向亮黄、绿灯时间之和，南北方向亮红灯时间应等于东西方向亮黄、绿灯时间之和。时序工作流程图3.1.3所示。图3.1.3中，假设每个单位时间为3秒，则南北、东西方向绿、黄、红灯亮时间分别15秒、3秒、18秒，一次循环为36秒。其中红灯亮的时间为绿灯、黄灯亮的时间之和。
南北方向绿灯亮，东西方向红灯亮(5t)
南北方向红灯亮，东西方向黄灯亮(1t) 南北方向黄灯亮，东西方向红灯亮(1t) 南北方向红灯亮，东西方向绿灯亮(5t)
图3.1.2 交通灯顺序工作流程图
1 2 3 4 5 6 7 8 9 10 11 12 1 2 3 4 5 6
t NSG NSY NSR EWR EWG EWY 5t t 6t
图3.1.3 交通灯时序工作流程图
3．十字路口要有数字显示，作为时间提示，以便人们更直观地把握时间。具体为：当某方向绿灯亮时，置显示器为某值，然后以每秒减1计数方式方式工作，直至减到数为“0”，十字路口红、绿灯交换，一次工作循环结束，进入下一步某方向地工作循环。例如：当南北方向从红灯转换成绿灯时，置南北方向数字显示为18，并使数显计数器开始减“1”计数，当减到绿灯灭而黄灯亮时，数显的值应为3，
24
当减到“0”，时，此时黄灯灭，而南北方向的红灯亮；同时，使得东西方向的绿灯亮，并置东西方向的数显为18。 4．扩展功能：
（1）灯的转换可以手动调整，夜间为黄灯闪耀。
（2）用LED发光二极管模拟汽车行驶电路。当某一方向绿灯亮时，这一方向的发光二极管接通，并一个一个向前移动，表示汽车在行驶；当遇到黄灯时，移位发光二极管就停止，而过了十字路口的移位发光二极管继续向前移动；红灯亮时，则另一方向转为绿灯亮，那么，这一方向的LED发光二极管就开始移位（表示这一方向的车辆行驶）。 三、可以使用的器件 74LS164（8位移位寄存器） 74LS161（4位二进制加法计数器） 74LS74 (双D触发器) 74LS04（六反相器） 74LS00（2输入端四与非门） 74LS08（2输入四与门） CC4511（显示译码器） LED（共阴极） 555定时器 若干电阻、电容 四、设计方案提示
根据设计任务和要求，参考交通灯控制器的逻辑电路主要框图3.1.1，设计方 案可以从以下几部分进行考虑。 1．秒脉冲和分频器
因十字路口每个方向绿、黄、红灯所亮时间比例分别为5：1：6，所以，若 选4 秒(也可以3 秒)为—单位时间，则计数器每计4 秒输出—个脉冲，秒脉冲用555
25
定时器构成的多谐振荡器实现，并通过触发器分频实现4秒（或其它规定时间）的单位时间。 2．交通灯控制器
由波形图可知，计数器每次工作循环周期为12，所以可以选用12进制计数器。 计数器可以用单触发器组成，也可以用中规模集成计数器。这里我们选用中规模 74LSl64八位移位寄存器组成扭环形12进制计数器。 3．显示控制部分
显示控制部分，实际是—个定时控制电路。当绿灯亮时，使加法计数器开始工作(用对方的红灯信号控制)，每来—个秒脉冲，使计数器加1，直到计数器绿灯灭而停止。译码显示可用七段泽码器，显示器用LED 显示器，计数器采用74LSl61。 4．手动／自动控制，夜间控制
这可用—选择开关进行。置开关在手动位置，输入单次脉冲，可使交通灯处在某一位置上，开关在自动位置时，则交通信号灯按自动循环工作方式运行。夜间时，将夜间开关接通，黄灯闪亮。 5．汽车模拟运行控制
用移位寄存器组成汽车模拟控制系统，即当某一方向绿灯亮时，则绿灯亮“G” 信号，使该路方向的移位通路打开，而当黄、红灯亮时，则使该方向的移位停止。 五、课程设计准备要求
1．查阅有关资料，了解74LS164、74LS74、74LS161、CC4511、LED、555等芯片的功能和管脚排列图。
2．设计出交通灯控制器各模块电路图（含所用元件参数）和总电路图。其中要求时标电路的输出信号频率为1Hz。进行实验时必须携带完整电路图。 3．按照给定的芯片设计电路。 六、调试说明
调试时先完成基本功能，若时间允许再进行扩展功能的设计。设计的电路调试在面包板上进行，调试时请注意：
26
1．先测试集成电路是否正常。 2．集成电路器件的插接和布线方法。 3．电路测试需注意的问题：
（1）插接集成器件时，使器件的缺口端朝左方，先对准插孔的位置，然后用力将其插牢，防止集成器件管脚折断或弯曲。
（2）布线时，注意导线不要太长，最好贴近底板并在集成器件的周围走线，切记导线跨越集成器件的上空，杂乱的在空中搭成网状。数字电路的布线应整齐美观，这样既提高电路的可靠性，又便于检查排除故障或更换器件。
（3）导线的连接顺序：先接固定电平端，如电源正极—红线，地线—黑色导线，门电路的多余输入端及电平固定的某些输入端（如触发器的控制端JK端等），然后按照电路中信号的流向顺序对所划分的单元电路逐一步线、调试，最后将各单元连接起来。
七、课程设计总结报告
写总结报告是对学生写科学论文和科研总结报告的能力训练。总结报告包括以下内容： 1．报告名称
2．内容摘要（<300字） 3．设计内容及要求
4．方案比较，画出系统框图，确定使用的方案。
5．单元电路设计、参数计算和器件的选择（含器件功能表）并说明单元电路工作原理。
6．画出完整的电路图 7．安装调试内容，包括：
（1）使用的主要仪器和仪表； （2）调试电路的方法和技巧；
（3）测试的数据和波形，并与计算结果比较分析；
27
（4）调试中出现的故障、原因及排除方法。
8．总结设计电路的特点和方案的优缺点,提出进一步的改进意见和未来的发展。 9．列出所用的元器件 10．列出参考文献
28
课程设计2：十翻二运算电路设计
一、简述
人们在向计算机输送数据时，首先把十进制数变成二一十进制数码即BCD码，运算器在接收到二-十进制数码后，必须要将它转换成二进制数才能参加运算。这种把十进制数转换成二进制数的过程称为“十翻二”运算。 例如：125→[0001，0010,0101]二-十 →[1111101]二。 十翻二运算的过程可以由下式看出： 125＝[(0×l0十1)×10十2]×10+5 这种方法归纳起来，就是重复这样的运算： N×10十S→N
其中N为现有数(高位数)，S为新输入数(较N低一位的数)，N的初始值取“0”，二一十进制数码是由高位开始逐位输入的，每输入一位数进行一次这样的运算，直至最低位输入，算完为止。
十翻二运算的实现方法从运算式N×lO+S来看可分两步。如方法一：
?第一步N乘10，即N?10=N?2?N?8 ?第二步加S，即10N?S?方法二：
第一步N乘5，即N?5=N?4?N? ?第二步乘2再加S，即5N?2?S?10N?S? 因为二进制数乘“2”，乘“4”，乘“8”，只要在二进制数后面补上一个“0”，两个“0”，或三个“0”就可以了，所以利用这个性质可以有多种方法实现乘“10”运算。
在实现运算的两个步骤中，都有加法运算。因此就要二次用到加法器(全加器)。实现的电路可以用一个全加器分二次来完成，也可以用两个全加器一次完成，故实现十翻二运算的电路也各有不同。
29
十翻二运算电路的框图如图3.2.1所示。
图3.2.1 十翻二运算电路框图
二、设计任务和要求
用中小规模集成电路设计十翻二运算逻辑电路，具体要求如下： 1．具有十翻二功能。
2．能完成三位数十进制数到二进制数的转换。 3．能自动显示十进制数及二进制数。 4．移位寄存器选用八位移位寄存器。 5．具有手动和自动清零功能。 三、可以使用的器件
74LS74 （双D触发器） 4 74LS147 （10线-4线编码器） 1 74LS164 （8位移位寄存器） 2 74LS283 （4位加法器） 2 74LS194 （4位双向移位寄存器） 1 74LS133 （13输入端与非门） 1 74LS08 （2输入端与门） 1 74LS04 （非门） 2 74LS32 （2输入端或门） 1 四、设计方案提示
30
根据课题的任务和要求，我们先设计十翻二运算电路。十翻二运算为10N+S→N的过程，因此，根据图3.2.1的框图可得出两种方法实现十翻二的逻辑框图，框图如图3.2.2和图3.2.3所示。图中，全加器∑可选用74LS283 4位全加器，进位触发器FFC选用D触发器，乘“2”，乘“4”，乘“8”运算也可以用D触发器。
寄存器JN和JS是用来存放二进制数字的，且可以实现移位功能，这里可选用74LSl64八D串人并出移位寄存器作为JN， JN的位数是八位的，且最高位为符号位。JS可以选用4位可预置数双向移位寄存器74LSl94。
为使十进制转换成二-十进制数，这里可选用数据编码器来完成这一任务，如74LS147（10-4线BCD码优先编码器）。
图3.2.2 实现10N+S框图之一 （a）实现10N框图 （b）实现10N+S
二进制数字的显示可以用LED发光二极管指示，十进制数字的显示用七段LED译码码，单字显示。
数据的自动运算，需要一个控制器，这控制器实际上就是给JN、JS发自动运算的移位脉冲信号。根据移位寄存器的字长为8位，则控制器要发8个移位脉冲信号给移位寄存器。数据的自动置数，由一个脉冲控制，在输入数据时产生。一次
31
运算结束后，有关寄存器及乘“2”，乘“4”，乘“8”等触发器需要进行清零，也要一个脉冲，其时序如图3.2.4所示。
图3.2.3 实现10N+S框图之二 （a）实现5N框图 （b）实现5N×2+S
CP置数脉冲移位运算清零脉冲
图3.2.4 时序波形图
五、课程设计准备要求
1．查阅有关资料，了解74LS74、74LS147、74LS164、74LS283 、74LS194 、74LS133、74LS08、74LS04、74LS32、555等芯片的功能和管脚排列图。其中部分可以在附录中找到，其余部分可以上网查找，要求将全部管脚图画出备用。
2．设计出十翻二运算电路各模块电路图（含所用元件参数）和总电路图，进行实验时必须携带完整电路图。 3．按照给定的芯片设计电路。
32
六、调试说明
调试时先用实验箱上1Hz作为脉冲信号，在电路调试成功的基础上再增加频率，测试本设计系统的频率适用范围。功能实现后若时间允许可再利用555构成多谐振荡器产生的脉冲信号进行测试。设计的电路调试在面包板上进行，调试注意事项同课程设计1中的调试说明。 七、课程设计总结报告 同课程设计1。
33
课程设计3：数字电子钟逻辑电路设计
一、简述
数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用：小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。
数字电子钟的电路组成方框图如图3.3.1所示。
图3.3.1 数字电子钟框图
由图3.3.1可见，数字电子钟由以下几部分组成：石英晶体振荡器和分频器组 成的秒脉冲发生器；校时电路；六十进制秒、分计数器及24 进制(或12 进制)计时 计数器；以及秒、分、时的译码显示部分等。 二、设计任务和要求
用中小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下：
34
1．由晶振电路产生1Hz 标准秒信号。 2．秒、分为00—59六十进制计数器。 3．时为00—23二十四进制计数器。 4．周显示从1—日为七进制计数器。
5．可手动校正：能分别进行秒、分、时、日的校正。只要将开关置于手动位 置，可分别对秒，分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。 6．整点报时。整点报时电路要求在每个整点前鸣叫五次低音(500Hz)，整点时 再鸣叫一次高音(1000Hz)。 三、可以使用的器件
1．CD4060、74LS74、74LSl61、74LS248 及门电路 2．晶振：32768Hz
3．电容：100uF／16V、22pF、3～22pF 之间 4．电阻：200Ω、10kΩ、22MΩ 5．电位器：2.2kΩ或4.7kΩ 6．三极管：8050 7．喇叭：1／4W，8Ω 四、设计方案提示
根据设计任务和要求，对照数字电子钟的框图，可以分以下几部分进行模块化设计。 1．秒脉冲发生器
秒脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量， 通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz 的秒脉冲。如晶振为 32768Hz，通过15 次二分频后可获得1Hz的脉冲输出，电路图如图3.3.2 所示。 2．计数译码显示
秒、分、时、日分别为60、60、24 和7 进制状态表计数器。秒、分均为六十 进制，即显示00～59，它们的个位为十进制，十位为六进制。时为二十四进制计
35
数器，显示为00～23，个位仍为十进制，而十位为三进制，但当十进位计到2，而 个位计到4 时清零，就为二十四进制了。
图3.3.2 秒脉冲发生器
周为七进制数，按人们一般的概念一周的显示为星期“日、1、2、3、4、5、6”，所以我们设计这七进制计数器，应根据译码显示器的状态表来进行，如表3.3.1 所示。
表3.3.1 状态表
Q4 1 0 0 0 0 0 0
按表3.3.1状态表不难设计出“日”计数器的电路(日用数字8 代)。 所有计数器的译码显示均采用BCD—七段译码器，显示器采用共阴或共阳的 显示器。 3．校正电路
在刚刚开机接通电源时，由于日、秒、分、时为任意值，所以，需进行调整。置开关在手动位置，分别对时、分、秒、日进行单独计数，计数脉冲由单次脉冲
36
Q3 0 0 0 0 1 1 1 Q2 0 0 1 1 0 0 1 Q1 0 1 0 1 0 1 0 显示 日 1 2 3 4 5 6 或连续脉冲输入。 4．整点报时电路
当时计数器在每次计到整点前六秒时，需要报时，这可用译码电路来解决。即当分为59时，则秒在计数计到54时，输出一延时高电平，直至秒计数器计到58时，结束这高电平脉冲去打开低音与门，使报时声按500Hz 频率鸣叫5声，而秒计到59时，则去驱动高音lKHz 频率输出而鸣叫1声。 五、课程设计准备要求
1．查阅有关资料，了解CD4060、74LS74、74LSl61、74LS248等芯片的功能和管脚排列图。其中部分可以在附录中找到，其余部分可以上网查找，要求将全部管脚图画出备用。
2．设计出数字电子钟逻辑电路各模块电路图（含所用元件参数）和总电路图，进行实验时必须携带完整电路图。 3．按照给定的芯片设计电路。 六、调试说明
调试时先用实验箱面板上译码器的数码管进行显示。功能实现后若时间允许可再通过显示译码器和数码管连接实现。设计的电路调试在面包板上进行，调试注意事项同课程设计1中的调试说明。 七、课程设计总结报告 同课程设计1。
37