微机原理及应用课程设计---算术逻辑单元设计[20页].doc

皮匠网—开放、共享、免费的咨询方案报告文库

咨询人士学习成长与交流平台

0110 0111 1000 1001 1010 F=A⊕B F=A/B F=/A+B F=/(A⊕B) F=B F=A减B减1 F=A/B减1 F=A加AB F=A加B F=A减B F=A减B F=A加AB加1 F=A加B加1 F=(A+/B)加AB F=(A+/B)加AB加1 1011 1100 1101 F=AB F=1 F=A+/B F=AB减1 F=A加A F=(A+B)加A F=AB F=A加A加1 F=(A+B)加A加1 1110 F=A+B F=(A+/B)加A F=(A+/B)加加1 A1111 F=A F=A减1 F=A

74LS244为3态8位缓冲器,一般用作总线驱动器。74LS244没有锁存的

功能。地扯锁存器就是一个暂存器,它根据控制信号的状态,将总线上的地扯代码暂存起来。

图2-2 74LS244芯片引脚图

本资料由皮匠网收录,更多免费资料下载请点击:

https://www.3mbang.com/

皮匠网—开放、共享、免费的咨询方案报告文库

咨询人士学习成长与交流平台

74LS244引脚功能

/1G,/2G:控制端,控制4个三态门 1A1-1A4,2A1-2A4:输入端 1Y1-1Y4,2Y1-2Y4:输出端

表2-2 74LS244真值表

74LS374为具有三态输出的八D边沿触发器。74LS374的输出端Q0-Q7可直接与总线相连。当三态允许控制端OE为低电平时,可用来驱动负载或总线。当OE为高电平时,Q0-Q7呈高阻态,即不驱动总线,也不为总线的负载,但锁存器内部的逻辑操作不受影响。在时钟端CP脉冲上升沿的作用下,0随数据D而变。

本资料由皮匠网收录,更多免费资料下载请点击:

https://www.3mbang.com/

皮匠网—开放、共享、免费的咨询方案报告文库

咨询人士学习成长与交流平台

74LS374引脚功能

OE:三态允许控制端(低电平有效) CP:时钟输入端 D0-D7:数据输入端 Q0-Q7:输出端

表2-3 74LS374真值表

2-3 74LS374芯片引脚图

Di 1 0 X

2.1.2 原理图

CP ↑ ↑ X OE* Qi 1 0 高阻 0 0 1

本资料由皮匠网收录,更多免费资料下载请点击:

https://www.3mbang.com/

皮匠网—开放、共享、免费的咨询方案报告文库

咨询人士学习成长与交流平台

图2-4 原理图

2.2 软件设计 2.2.1 流程图

不带进位为逻辑或运算

开始

把55H送DR2 把33H送DR1

本资料由皮匠网收录,更多免费资料下载请点击:

https://www.3mbang.com/

联系客服:779662525#qq.com(#替换为@)