这8位指定器件的类型，例如，基于Flash的器件。 基于Flash的器件。 其它值保留。 7:0 PARTNO 这8位指定器件的特性组合，如下所示： 0x00CF F28027 PT 0x00C7 F28026 PT 0x00CE F28025 PT 0x00C6 F28024 PT 0x00CD F28023 DA 0x00C5 F28022 DA (1)
复位值取决于器件，就如寄存器描述中指示的一样。 表 2.49 CLASSID寄存器域描述
值(1) 描述 这8位指定器件的特性组合，如下所示： 0x00CF F28027 TMS320F2802x 32K×16 Flash器件 0x00C7 F28026 TMS320F2802x 16K×16 Flash器件 0x00CF F28025 TMS320F2802x 32K×16 Flash器件 0x00C7 F28024 TMS320F2802x 16K×16 Flash器件 0x00CF F28023 TMS320F2802x 32K×16 Flash器件 0x00C7 F28022 TMS320F2802x 16K×16 Flash器件 (1)
复位值取决于器件，就如寄存器描述中指示的一样。
位 7:0 域 CLASSID 15-8 PARTTYPE 0x00
图 2.34 REVID寄存器 表 2.50 REVID寄存器域描述
值 描述 (1) 这16位指定特定器件的硅版本号，这个编号 总是从第一个硅版本的0x0000开始，之后再根0x0000 据后面的修订递增。 硅版本0 - TMX (1)
复位值取决于硅版本，就如寄存器域描述中指示的一样。 2.7.4 先写后读保护
位 15:0 域 REVID 在0x4000 – 0x8000的存储器地址范围内，后面跟随读操作的CPU写操作被保护起来（操作顺序执行，不按照自然的管道次序执行）。对于某些外设操作，这种保护很有必要。
例如：下面的代码行执行一次寄存器1（REG1）单元的写操作，接下来的指令执行一次寄存器2（REG2）单元的读操作。在处理器存储器总线上，块保护被禁能，
53
读操作在写操作之前发布，如下所示。
MOV @REG1,AL ---------+
TBIT @REG2,#BIT_X ---------|-------> 读
+-------> 写
如果块保护被使能，在写操作出现之前读操作被停止，如下所示：
MOV @REG1,AL ---------+ TBIT @REG2,#BIT_X ---------|-----+
+-----|---> 写
+---> 读
54
第3章 外设中断扩展（PIE）
外设中断扩展（PIE）模块将许多中断源复用成一个较小的中断输入集合。PIE模块可以支持96个单个的中断，这些中断组成8个块。每组中断馈送到12个内核中断线（INT1~INT12）中的一条。96个中断中的每一个都各自被保存在专有RAM模块中的向量支持着，用户可以修改这个RAM模块。CPU在服务中断时自动提取相应的中断向量。取出向量并保存重要的CPU寄存器需要花费9个CPU时钟周期。因此，CPU可以立刻响应中断事件。中断的优先顺序由硬件和软件控制。每个单个的中断可以在PIE模块中被使能/禁能。 3.1 PIE控制器的概述
在CPU级，28x CPU支持1个非可屏蔽中断（NMI）和16个可屏蔽的优先中断请求（INT1 – INT14，RTOSINT和DLOGINT）。28x器件有许多外设，每个外设能够产生一个或更多中断来响应外设级的许多事件。由于CPU没有足够的能力在CPU级处理所有的外设中断请求，所以需要一个集中式外设中断扩展（PIE）控制器来判断来自各个源（例如，