图 2.15 PLLCR寄存器的分布
表 2.17 PLLCR位描述(1)
PLLCR[DIV]值(3) SYSCLKOUT(CLKIN)(2) PLLSTS[DIVSEL]=2 OSCCLK/4（默认） OSCCLK/2 PLLSTS[DIVSEL]=0或1 PLLSTS[DIVSEL]=3 0000（PLLOSCCLK 旁路） 0001 (OSCCLK*1)/4 (OSCCLK*1)/2 - 0010 (OSCCLK*2)/4 (OSCCLK*2)/2 - 0011 (OSCCLK*3)/4 (OSCCLK*3)/2 - 0100 (OSCCLK*4)/4 (OSCCLK*4)/2 - 0101 (OSCCLK*5)/4 (OSCCLK*5)/2 - 0110 (OSCCLK*6)/4 (OSCCLK*6)/2 - 0111 (OSCCLK*7)/4 (OSCCLK*7)/2 - 1000 (OSCCLK*8)/4 (OSCCLK*8)/2 - 1001 (OSCCLK*9)/4 (OSCCLK*9)/2 - 1010 (OSCCLK*10)/4 (OSCCLK*10)/2 - 1011 (OSCCLK*11)/4 (OSCCLK*11)/2 - 1100 (OSCCLK*12)/4 (OSCCLK*12)/2 - 1101 – 1111 保留 保留 保留 (1) 这个寄存器受EALLOW保护。更多信息请见2.7.2节。 (2)
在写PLLCR之前PLLSTS[DIVSEL]必须为0，只有在PLLSTS[PLLLOCKS]=1后才能更改PLLSTS[DIVSEL]。请见图 2.14。 (3)
只能通过XRS信号或看门狗复位将PLL控制寄存器（PLLCR）和PLL状态寄存器（PLLSTS）复位到它们的默认状态。调试器或缺少时钟检测逻辑造成的复位对这两个寄存器没有影响。
图 2.16 PLL状态寄存器（PLLSTS） 表 2.18 PLL状态寄存器（PLLSTS）的域描述
位 15 域 NORMRDYE 值 描述 NORMRDY使能位：该位选择在VREG超出调节范围时VREG的NORMRDY信号是否阻止29
0 1 PLL开启。当进入和退出停机模式时可能要求PLL保持关闭状态，NORMRDY信号就可以用来达到这个目的。 VREG的NORMRDY信号对PLL不起控制作用（PLL忽略NORMRDY）。 VREG超出调节范围时VREG的NORMRDY信号为低；如果VREG在调节范围以内，NORMRDY信号将变为高。
续上表
位 14-9 8:7 域 保留 DIVSEL 值 00，01 10 11 0 1 描述 保留 分频选择：这个位选择输入CPU的频率为CLKIN/4、CLKIN/2还是CLKIN。DIVSEL位的配置如下所示： 选择4分频CLKIN 选择2分频CLKIN 选择不分频CLKIN。（这个模式只在PLL关闭或旁路时使用） 缺少时钟检测关闭位。 主振荡器故障检测逻辑被使能。（默认） 主振荡器故障检测被禁能，PLL将不提供跛行模式（limp mode）时钟。当代码不准受检测电路影响时使用该模式。例如，如果外部时钟关闭，就可以使用该模式。 振荡器时钟关闭位。 来自X1、X1/X2或XCLKIN的OSCCLK信号输入到PLL模块（默认）。 来自X1、X1/X2或XCLKIN的OSCCLK信号不输入到PLL模块。这不会切断内部振荡器。OSCOFF位用来测试缺少时钟检测逻辑。 当OSCOFF位置位时，不进入停机或待机模式，也不写PLLCR，因为这些操作会导致不可预测的行为。 当OSCOFF位置位时，使用的时钟源（X1，X1/X2或XCLKIN）不同，看门狗的行为也随之不一样： ? 使用X1或X1/X2的信号作为时钟源：看门狗不工作。 ? 使用XCLKIN作为时钟源：看门狗工作，并且在置位OSCOFF之前应该被禁能。 缺少时钟清除位。 30
6 MCLKOFF 5 OSCOFF 0 1 4 MCLKCLR
0 1 3 MCLKSTS 0 1 写0无影响。该位读出时总为0。 强制缺少时钟检测电路被清除和复位。如果仍然缺少OSCCLK，检测电路将再产生一次系统复位，置位缺少时钟状态位（MCLKSTS），CPU由工作在跛行模式（limp mode）频率的PLL来计时。 缺少时钟状态位。复位后检查该位的状态来确定是否检测到一个缺少振荡器条件。在正常条件下，这个位应该为0。写该位被忽略。该位将通过写MCLKCLR位或强制产生一次外部复位来清除。 表示正常工作。未检测到缺少时钟条件。 表示检测到缺少OSCCLK。主振荡器故障检测逻辑已经复位器件，现在，CPU由工作在跛行模式（limp mode）频率的PLL来计时。
续上表
描述 PLL关闭位。该位关闭PLL。这对于系统噪声测试很有用。该模式必须在PLLCR寄存器被设为0x0000时才能使用。 PLL开启（默认）。 PLL关闭。当PLLOFF位被置位时，PLL模块将保持掉电。 在将PLLOFF位写为1之前，器件必须处于PLL旁路模式（PLLCR = 0x0000）。当PLL关闭时（PLLOFF = 1）时，不写一个非零值到PLLCR。 PLLOFF = 1时待机和停机低功率模式仍和预期的一样工作。从停机或待机模式唤醒后，PLL模块将保持掉电。 1 保留 保留 0 PLLLOCKS PLL锁定状态位。 0 表示PLLCR寄存器已经被写入，PLL当前正被 锁定。CPU由OSCCLK/2来计时，直至PLL被1 锁定。 表示PLL已完成锁定，现在已经稳定下来。 (1) 只能通过XRS信号或看门狗复位将该寄存器复位。缺少时钟或调试器引起的复位不复位该寄存器。 (2)
该寄存器受EALLOW保护。更多信息请见2.7.2节。
2.2.10 外部振荡器基准时钟选项
位 2 域 PLLOFF 值 0 1 31
TI建议用户参考振荡器/晶体厂商给出的一些操作说明。振荡器/晶体厂商有调谐谐振储能电路（tank circuit）的设备和经验。他们会向用户推荐合适的谐振储能元件值，以确保在整个操作范围内提供良好的启动性能和稳定性。 2.3 低功率模式模块
表 2.19总结了各种模式。
各种低功率模式按表 2.20所示的工作。
有关进入和退出低功率模式的正确时序请见TMS320F2802x微控制器（MCU）数据手册（文档编号SPRS523）。
表 2.19 低功率模式小结
模式 空闲 （IDLE） 待机 （STANDBY） 停机 （HALT） LPMCR0[1:0] 00 OSCCLK 开启 CLKIN SYSCLKOUT 开启 开启 退出(1) XRS，看门狗中01 开启 （看门狗仍然运行） 关闭 关闭 关闭 关闭 关闭 （振荡器和PLL关闭，看门狗不工作） (1) “退出”列列出了哪个信号或在什么条件下退出低功率模式。这个信号保持低电平的时间必须足够长，以便器件辨认出中断。否则，不退出空闲模式，器件返回到指示的低功率模式。 (2)
在28x上，即使输入到CPU的时钟（CLKIN）关闭，JTAG端口仍能正常工作。
表 2.20 低功率模式
模式 空闲模式 （IDLE） 待机模式 （STANDBY） 描述 任何使能的中断都可使器件退出该模式。在这个模式下，LPM模块本身不执行任何任务。 如果LPMCR0寄存器的LPM位被设为01，当执行IDLE指令时器件就进入待机模式。在待机模式中，CPU的时钟输入（CLKIN）被禁用，将从SYSCLKOUT获得的所有时钟全部禁能。振荡器、PLL和看门狗仍然工作。在进入待机模式前，你应该执行下列任务： ? 使能PIE模块中的WAKEINT中断。这个中断连接到看门狗模块以及低功率模式模块中断。 ? 如果需要，在GPIOLPMSEL寄存器中指定一个GPIO Port A信号来唤醒器件。GPIOLPMSEL寄存器是GPIO模块的一部分。除了所选的GPIO信号，只要在LPMCR0寄存器中使能，32
1X 断，任何使能的中断 XRS，看门狗中断，GPIO Port A信号，调试器(2) XRS，GPIO Port A信号，调试器(2)