两个寄存器
一个主存单元和一个寄存器。
6、答：
间接寻址和寄存器间址都可扩大寻址范围，他们形成有效地址的方式类似：间址需通过访存（若是多次间址还需多次访存）得到有效地址；寄存器间址需通过访问存储器得到有效地址，因有效地址放于寄存器中，故比间接寻址少一次访存。
7、答：
基址寻址 变址寻址
① 有效地址等于形式地址加上 ① 有效地址等于形式地址加上
基址寄存器的内容 变址寄存器的内容
② 可扩大寻址范围 ② 可扩大寻址范围
③ 基址寄存器的内容由操作系统给定 ③ 变址寄存器的内容由用户给定
且在程序的执行过程中不可变 且在程序的执行过程中可变
④ 支持多道程序技术的应用 ④ 用于处理数组程序
8、答：
9、答：
10、答：
第八章 思考题与习题
1．CPU有哪些功能，画出其结构框图并简要说明每个部件的作用。 2．什么是指令周期？指令周期是否有一个固定值？为什么？ 3．画出指令周期的流程图，分别说明图中每个子周期的作用。
4．设CPU内有下列部件：PC、IR、SP、AC、MAR、MDR和CU，要求：
（1）画出完成间接寻址的取数指令LDA @X（将主存某地址单元X的内容取至AC中）的数据流（从取指令开始）。 （2）画出中断周期的数据流。 5．中断周期前是什么阶段？中断周期后又是什么阶段？在中断周期CPU应完成什么操作？ 6．什么叫系统的并行性？粗粒度并行和细粒度并行有何区别？
7．什么是指令流水？画出指令二级流水和四级流水的示意图，它们中哪一个更能提高处理器速度，为什么？
8．当遇到什么情况时流水线将受阻？举例说明。
9．为什么说超长指令字比超标量更能提高并行处理能力？ 10．指令流水线和运算流水线在结构上有何共同之处？ 11．什么是中断？设计中断系统需考虑哪些主要问题？ 12．计算机为了管理中断，在硬件上通常有哪些设置？各有何作用？对指令系统有何考虑？ 13．在中断系统中INTR、INT、EINT三个触发器各有何作用？ 14．什么是中断隐指令，它有哪些功能？ 15．中断系统中采用屏蔽技术有何作用？ 16．为实现多重中断，需有哪些硬件支持？
17．CPU在处理中断过程中，有几种方法找到中断服务程序的入口地址？举例说明。 18．中断处理过程中为什么要中断判优？有几种实现方法？若想改变原定的优先顺序，可
采取什么措施？
19．中断处理过程中“保护现场”需完成哪些任务？如何实现？
20．现有A、B、C、D四个中断源，其优先级由高向低按A、B、C、D顺序排列。若中断
服务程序的执行时间为20?s，请根据下图所示时间轴给出的中断源请求中断的时刻，画出CPU执行程序的轨迹。
D服务C服务B服务A服务t (?s)0102030405060708090100110120130140B与C请求D请求B请求A请求
21．某机有五个中断源L0、L1、L2、L3、L4，按中断响应的优先次序由高向低排序为L0→
L1→L2→L3→L4，现要求中断处理次序改为L1→L3→L4→L0→L2，根据下示格式，写出各中断源的屏蔽字。
中断源 L0 L1 L2 L3 L4
22．设某机配有A、B、C三台设备，其优先顺序是A>B>C，为改变中断处理次序，将它
们的中断屏蔽字分别设为：
设备 A B C 屏蔽字 1 1 1 0 1 0 0 1 1 屏蔽字 1 2 3 4 5 请按下图所示时间轴给出的设备请求中断的时刻，画出CPU执行程序的轨迹。设A、B、C中断服务程序的执行时间均为20?s。
A服务B服务C服务0102030405060708090t (?s)A请求B请求C请求
第八章 CPU的结构和功能
1、答：
CPU具有控制程序的顺序执行，产生完成每条指令所需的控制命令，对各种操作实施时间上的控制，对数据进行算术和逻辑运算和处理中断等功能。
CPUALU寄存器中断系统CU控制总线数据总线地址总线系统总线
2、答：
指令周期是CPU每取出并执行一条指令所需的全部时间，也即CPU完成一条指令的时间。由于各种指令操作的功能不同，因此各种指令的指令周期是不同的，指令周期的长短主要和指令在执行阶段的访问主存的次数和执行阶段所需要完成的操作有关。
3、答：
取指周期有间址吗?否执行周期是中断周期是间址周期有中断吗?否 取指周期完成取指令和分析指令的操作；
间址周期是当遇到间接寻址的指令时，需访问两次存储器，第一次取出有效地址，再取出操作数，间址周期用于取操作数；
执行周期完成执行指令的操作；
中断周期是当CPU采用中断方式实现主机与I/O交换信息时，当有中断请求时，CPU要进入中断响应阶段，又称中断周期。
4、答：
(1) 见下图