(4) 11000011 (5) 11101 (6) 101010 (7) 100001 (8) 11001100
4. 将下列十进制数转换成二进制数。
(1) 5
(2) 8 (3) 36 (4) 235 (5) 1782
5. 用公式法化简下列函数 （1）F?ABC?ABC?ABC?ABC （2）F?ABC?ABC?ABC?ABC （3）F?A?ABCD?ABC?BC?BC （4）F?ABC?AC?B?C （5）F?(A?AC)(A?CD?D)
6. 试分析题下图所示编码器的工作原理并回答：
(1) 这是一个几进制的编码器？
(2) 当开关S6闭合时，Y2、Y1、Y0状态如何？ (3) 当开关S7闭合时，Y2、Y1、Y0状态又如何？
第八章 触发器及时序逻辑电路
1. JK触发器的逻辑功能为_____________、__________、____________和
_________。
2. 触发器在触发脉冲作用下，其状态会发生____________，而在触发脉冲过去
后，状态将_______________，这就是它的__________功能。
3. 触发器电路中， SD端、RD端可以根据需要预先将触发器________或
________，而不受________的同步控制。
4. 时序逻辑电路在任一时刻的稳定输出不仅与当时的输入有关，而且 。 5.
移位寄存器除了有____________功能，还具有___________功能。
6. 计数器除了用于计数外，还用作_______________、_____________或者进行_______________等。
7. ADC电路中的量化过程指把采样-保持后的阶梯信号按指定要求划分为某个
_____________的整数倍的过程，编码指量化后的______________用_______表示出来。
8. 将模拟信号转换成数字信号的电路称为______________转换器，简记为
________________；将数字信号转换为模拟信号的电路称为___________转换器，简记为________________。
9. JK触发器中，若J=_________，K=________，则实现计数功能。 10. 同步触发器只有在_______________端出现时钟脉冲时，触发器才动作，而触
发器状态仍由其____________端信号决定。
二.选择题（共10道）
1. 时序逻辑电路与组合逻辑电路的主要区别是（ ）。
A.时序电路只能计数，而组合电路只能寄存 B.时序电路没有记忆功能，组合电路则有 C.时序电路具有记忆功能，组合电路则没有
2. 某个寄存器中有8个触发器，它可存放（ ）位二进制数。
A．2 B．3 C．8 D．2
3. RS 型触发器不具有( )功能。
8A. 保持 B. 翻转 C. 置1 D. 置0
4. JK触发器不具备（ ）功能。
A．置0 B．置1 C．计数 D．模拟
5. 基本RS触发器中，输入端RD和SD不能同时出现的状态是（ ）。
A．RD?SD?0 B．RD?0,SD?1 C．RD?SD?1 D．RD?1,SD?0
6. 某计数器最大输入脉冲数为12，组成该计数器所需最少的触发器个数为
（ ）。
A. 2 B. 3 C. 4
7. 同步计数器和异步计数器的不同点是（ ）。
A. 前者各触发器是同步进位的，后者则不同步
B. 前者由JK端接受计数信号，后者则由时钟脉冲端接受计数信号 C. 前者计数慢，后者计数快
8. 一个4位的二进制加计数器，由0000状态开始，经过25个时钟脉冲后，此计数
器的状态为( )。
A．1100 B．1000 C．1001 D．1010
9. 计数器如下图所示，原状态为\01\，送一个C脉冲后的新状态为（ ）。
A．\00\ B.\10\ C.\11\
10. 构成计数器的基本电路是（ ）。
A．与门 B．或门 C．非门 D．触发器
三..判断题（共10道）
1. ( ) 时序逻辑电路必包含触发器。
2. ( ) 基本RS触发器RD?1，SD?1，可认为输入端悬空，没有加入输入信
号，此时具有记忆功能。
3. ( ) 当CP处于下降沿时，触发器的状态一定发生翻转。 4. ( ) 触发器与组合电路两者都没有记忆能力。
5. ( ) 计数器计数前不需要先清零。
6. ( ) 在异步计数器中，当时钟脉冲到达时，各触发器的翻转是同时发生的。 7. ( ) 采样-保持电路的输出信号是幅值连续的阶梯波。
8. ( ) 经采样-保持电路输出的信号幅值是断续变化的脉冲信号。
9. ( ) 通过采样，一个在时间上连续变化的模拟信号就转换为随时间断续变化的脉冲信号。
10. ( ) 在异步计数器中，当时钟脉冲到达时，各触发器的翻转是同时发生的。 四.综合题（共5道）
1. 边沿型T触发器输入端CP、T的波形如下图所示。已知是下降沿触发，试画出
输出波形Q。（设初态=0）
2. 设\与非\门组成的基本RS触发器的输入信号波形如下图所示，试在输入波形
下方画出Q和Q端的信号波形。
3. 试分析下图所示电路的逻辑功能，并按CP脉冲的顺序，列出输出端Q2、Q1、
Q0的状态表，它是何种类型的计数器？
4. 如下图所示的寄存器，初态Q3Q2Q1Q0=0000，串行输入端DSL输入的数据为
1101，试列出在连续四个CP脉冲作用下寄存器的状态表。
5. 图所示的移位寄存器的初始状态为1111，当第二个CP脉冲到来后，寄存器中
保存的数码是什么？试画出连续四个CP脉冲作用下Q3、Q2、Q1、Q0各端的波形图。