DICE-3数字逻辑 实 验 教 程
张漫 梁吉胜 计算机与信息技术学院
2006年7月
目录
实验一 门电路逻辑功能及测试...................................................... 1 实验二 组合逻辑电路(半加器全加器及逻辑运算) ..................... 6 实验三 实验四 实验五 实验六 实验七 实验八 实验九 555附录一 附录二 附录三 附录四
触发器(一)R-S，D，J-K ................................................. 11 触发器（二）三态输出触发器及锁存器 ....................... 15 时序电路测试及研究 ........................................................ 18 集成计数器及寄存器 ........................................................ 21 译码器和数据选择器 ........................................................ 24 波形产生及单稳态触发器 ............................................... 27 时基电路 ..................................................................... 29 系统概述 ............................................................................ 34 通用电路简介 .................................................................... 36 实验区简介 ........................................................................ 41 常用芯片 ............................................................................ 42
I
实 验 须 知
l、 实验前，必须认真阅读实验指导书，分析掌握实验电路的元件原理。 2、 使用DICE-3型实验箱前必须了解其性能，操作方法及注意事项，特别
是电源的正负极不能接反，电压值不能超过规定的范围。
3、实验时，接线要认真，特别应注意电路的输出切勿与电源线或地线短 路。
4、实验时，应注意元器件有无发烫、异味、冒烟，若发现应立即关断电 源，保持现场并报告指导老师。找出原因，排除故障，经指导老师同 意后再继续实验。
5、实验过程中，需要改动接线时，应先关断电源后才能拆、接连线。 6、实验完毕整理数据，经指导老师同意后，可关断电源拔出电源插头， 拆除连线，并整理好放在实验箱内。 7、每位同学必须按要求独立完成实验报告。
II
实验一 门电路逻辑功能及测试
一、实验目的
1、熟悉门电路逻辑功能。
2、熟悉数字电路学习机及示波器使用方法。
二、实验仪器及材抖
1、双踪示波器 2、器件
74LS00 二输入端四与非门 2片 74LS20 四输入端双与非门 l片 74LS86 二输入端四异或门 l片 74LS04 六反相器 l片
三、预习要求
1、复习门电路工作原理及相应逻辑表达式。 2、熟悉所用集成电路的引线位置及各引线用
途。
3、了解双踪示波器使用方法。
四、实验内容
实验前按学习机使用说明先检查学习机电源是否正常。然后选择实验用的集成电路。按自己设计的实验接线图连线，特别注意Vcc及地线不能接错。线接好后经实验指导教师检查无误方可通电实验。实验中改动接线须先断开电源，接好线后再通电实验。
1、测试门电路逻辑功能
（1）选用双四输入与非门74LS20一只，插入
DLS-B实验板，按图1.1接线，输入端接K1～K4(电平开关输出插口)，输出端接电平显示发光二极管（L1～L16任意一个)。
（2）将电平开关按表1.1置位，分别测输出电压及逻辑状态。
1
2、异或门逻辑功能测试
（1）选二输入四异或门电路74LS86，按图1.2接线，输入端l、2、
4、5接电平开关，输出端A、B、Y接电平显示发光二极管。 （2）将电平开关按表1.2置位，将结果填入表中。
3、逻辑电路的逻辑关系
（1）用74LS00，按图1.3，1.4接线，将输入输出逻辑关系分别填入
表1.3、表1.4中。
2
3
（2）写出上面两个电路逻辑表达式。 4、逻辑门传输延迟时间的测量
用六反相器(非门)按图1.5接线，输入100KHz连续脉冲，用双踪示波器测输入、输出相位差。计算每个门的平均传输延迟时间的t p d值。
5、利用与非门控制输出
用一片74LS00按图1.6接线，S接任一电 平开关，用示波器观察S对输出脉冲的控 制作用。
6、用与非门组成其它门电路并测试验证 （1）组成或非门
用一片二输入端四与非门组成或非
门。
Y=A?B=A?B=A?B 画出电路图，测试并填表1.5。
4
（2）组成异或门
（a）将异或门表达式转化为与非门表达式。 （b）画出逻辑电路图。 （c）测试并填表1.6。
五、实验报告
1、按各步骤要求填表并画逻辑图。 2、回答问题：
（1）怎样判断门电路逻辑功能是否正常？
（2）与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通
过？什么状态时禁止脉冲通过？
（3）异或门又称可控反相门，为什么？
5
实验二 组合逻辑电路(半加器全加器及逻辑运
算)
一、实验目的
l、掌握组合逻辑电路的功能测试。 2、验证半加器和全加器的逻辑功能。 3、学会二进制数的运算规律。 二、实验仪器及材料
器件：
74LS00 二输入端四与非门 3片 74LS86 二输入端四异或门 l片 74LS54 四组输入与或非门 l片 三、预习要求
1、预习组合逻揖电路的分析方法。
2、预习用与非门和异或门构成的半加器、全加器的工作原理。 3、预习二进制数的运算。
四、实验内容
1、组合逻辑电路功能测试。
6
（1）用2片74LS00组成图2.1所示逻缉电路。为便于接线和检查，
在图中要注明芯片编号及各引脚对应的编号。
（2）图中A、B、C接电平开关，Y1、Y2接发光管电平显示。 （3）按表2.1要求，改变A、B、C的状态填表并写出Yl，Y2逻
辑表达式。
（4）将运算结果与实验比较。
2、测试用异或门（74LS86）和与 非门组成的半加器的逻辑功能 根据半加器的逻辑表达式可知， 半加器Y是A、B的异或，而进 位Z是A、B相与，故半加器 可用一个集成异或门和二个与 非门组成如图2.2。 （1）在学习机上用异或门和与门
接成以上电路，A、B接电平开关K，Y、Z接电平显示。
7
（2）按表2.2要求改变A、B状态，填表。
3、测试全加器的逻辑功能。
（1）写出图2.3电路的逻辑表达式。 （2）根据逻辑表达式列真值表。
（3）根据真值表画逻辑函数Si、Ci的卡诺图。 （4）填写表2.3各点状态。
8
（5）按原理图选择与非门并接线进行测试，将测试结果记入表2.4，
并与上表进行比较看逻辑功能是否一致。
4、测试用异或、与或和非门组成的全加器的逻辑功能
全加器可以用两个半加器和两个与门、一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。
（1）画出用异或门、与或非门和非门实现全加器的逻辑电路图，写
出逻辑表达式。
（2）找出异或门、与或非门和与门器件按自己画出的图接线。接线
时注意与或非门中不用的与门输入端接地。
（3）当输入端Ai、Bi及Ci-1为下列情况时，用万用表测量Si和Ci
的电位并将其转为逻辑状态填入下表。
9
五、实验报告
1、整理实验数据、图表并对实验结果进行分析讨论。 2、总结组合逻辑电路的分析方法。
10
实验三 触发器(一)R-S，D，J-K
一、实验目的
1、熟悉并掌握R-S、D、J-K触发器的构成，工作原理和功能测试方法。
2、学会正确使用触发器集成芯片。
3、了解不同逻辑功能FF相互转换的方法。 二、实验仪器及材料
1、双踪示波器 2、器件
74LS00 二输入端四与非门 l片 74LS74 双D触发器 1片 74LSll2 双J-K触发器 l片 三、实验内容
l、基本R—S FF功能测试
两个TTL与非门首尾相接构成的基本R—S FF的电路如图3 .1所示。
（1） 试按下面的顺序在Sd,Rd端加信号。
观察并记录FF的Q、Q端的状态，将结果填入下表3.1中，并说明在上述各种输入状态下，FF执行的是什么功能？
11
(2) Sd端接低电平，Rd端加脉冲。 (3) Sd端接高电平，Rd端加脉冲。 (4)令Rd=Sd，Sd端加脉冲。
记录并观察（2）、（3）、（4）三种情况下，Q、Q端的状态。从中你能否总结出基本R-S FF的Q或Q端的状态改变和输入端Sd、Rd的关系。
(5)当Sd、Rd都接低电平时，观察Q、Q端的状态。当Sd、Rd同时由低电平跳为高电平时，注意观察Q、Q端的状态，重复3～5次看Q、Q端的状态是否相同，以正确理解“不定”状态的含义。 2、维持一阻塞型D触发器功能测试
双D型正边沿维持一阻塞型触发器74LS74的逻辑符号如图 3.2所示。 试按下面步骤做实验：
（1）分别在Sd、Rd端加低电平， 观察并记录Q、Q端的状态。 （2）令Sd、Rd端为高电平，D端
分别接高、低电平，用点动脉 冲作为CP，观察并记录CP 为0、 ?、1、?、时Q端状 态的变化。
（3）Rd=Sd=1，CP=0(或CP=1)，改变D端信号，观察Q端的状态是
12
否变化？
整理上述实验数据，将结果填入下表3.2中。
（4）令Rd=Sd=1，将D和Q端相连，CP加连续脉冲，用双踪示波器
观察并记录Q相对于CP的波形。
3、负边沿J～K触发器功能测试
双J—K负边沿触发器74LSIl2芯片的逻辑符号如图3.3所示。 自拟实验步骤，测试其功能，并将结果填入表3.3中。若令J=K=l
时，CP端加连续脉冲，用双踪示波器观察Q～CP波形，和D FF的
D和Q相连时观察到的Q端的波形相比较，有何异同点? 4、触发器功能转换
（1）将D触发器和J-K触发器转换成T触发 器，列出表达式，画出实验电路图。 （2）输入连续脉冲，观察符触发器CP及Q 端
波形。比较两者关系。
（3）自拟实验数据表并填写之。
13
四、实验报告
1、整理实验数据并填表。
2、写出实验内容3、4的实验步骤及表达式。 3、画出实验4的电路图及相应表格。 4、总结各类触发器特点。
14
实验四 触发器（二）三态输出触发器及锁存器
一、实验目的
1、掌握三态触发器和锁存器的功能及使用方法。 2、学会用三态触发器和锁存器构成功能电路。 二、实验仪器及材料
l、双踪示波器 一台 2、器件 CD4043 （三态输出四R一S触发器） 一片 74LS75 （四位D锁存器） 一片
三、实验内容
l、锁存器功能及应用
图4.1为74LS75四D锁存器，每两个D锁存器由一个锁存信号G控制，当G为高电平时，输出端Q随输入端D信号的状态变化，当G由高变为低时，Q锁存在G端由高变低前Q的电平上。
（1） 验证图4.1锁存器功能，并列出功能状态表。 （2）用74LS75组成数据锁存器
按图4.2接线，1D～4D接逻辑开关作为数据输入端，Gl、2和
G3、4接到一起作为锁存选通信号ST，lQ～4Q分别接到7段译码器的输入端，数据输出由数码管显示。
15
设：逻辑电平H为“l”，L为“0”
ST=l，输入0 0 0 l，0 0 11，011l，观察数码管显示。 ST=0，输入不同数据，观察输出变化。
2、三态输出触发器功能及应用
4043为三态R-S触发器，其包含有4个R-S 触发器单元，输出端均用CMOS传输门对输出状态施加控制。当传输门截止时，电路输出呈“三态”，即高阻状态。管脚排列见图4.3。
（1）三态输出R-S触发器功能测试。
验证R-S触发器功能，并列出功能表。 注意：（a）不用的输入端必须接地，输出端可悬空。
（b）注意判别高阻状态，参考方法：输出端为高阻状态时用万
用表测量电压为零，用电阻档测量电阻为无穷大。
（2）用三态触发器4043构成总线数据锁存器
图4.4是用4043和一个四2输入端与非门408l(数据选通器)及一片4069（缓冲器）构成的总线数据锁存器。
（A）分析电路的工作原理。(提示：ST为选通端，R为复位端，
EN为三态功能控制端)。
（B）写出输出端Q与输入端A、控制端ST、EN的逻辑关系。 （C）按图接线，测试电路功能，验证（1）的分析。
注意：4043的R和EN端不能悬空，可接到逻辑开关上。 四、思考和选做
l、图4.2中，输出端Q与输入端A的相位是否一致？如果想使输出端与输入端完全一致，应如何改动电路?
2、如果将输入端A接不同频率脉冲信号，输出结果如何?试试看。
16
五、实验报告
l、 总结三态输出触发器的特点。
2、整理并画出4043和74LS75的逻辑功能表。
3、比较图4.2和图4.4锁存器的异同，总结锁存器的组成、功能及应用。
17
实验五 时序电路测试及研究
一、实验目的
l、掌握常用时序电路分析、设计及测试方法。 2、训练独立进行实验的技能。
二、实验仪器及材料
1、双踪示波器 2、器件
74LS73 双J-K触发器 2片 74LSl75 四D触发器 l片 74LSl0 三输入端三与非门 l片 74LS00 二输入端四与非门 1片
三、实验内容
l、异步二进制i计数器 （1）按图5.1接线。
（2）由CP端输入单脉冲，测试并记录Q1～Q4端状态及波形。 （3）试将异步二进制加法计数改为减法计数，参考加法计数器，要求实验并记录。
2、异步二～十进制加法计数器
（1）按图5.2接线。QA、QB、QC、QD 4个输出端分别接发光二极
管显示，CP端接连续脉冲或单脉冲。
（2）在CP端接连续脉冲，观察CP、QA、QB、QC及QD的波形。
18
（3）画出CP、QA、QB、QC及QD的波形。
3、自循环移位寄存器一环形计数器
（1）按图5.3接线，将A、B、C、D置为1000，用单脉冲计数，
记录各触发器状态。
改为连续脉冲计数，并将其中一个状态为“0”的触发器置为“l”(模拟干扰信号作用的结果)。观察计数器能否正常工作。分析原因。
（2）按图5.4接线，与非门用74LSl0三输入端三与非门，重复上述实验，对比实验结果，总结关于自启动的体会。
19
四、实验报告
l、画出实验内容要求的波形及记录表格。 2、总结时序电路特点。
20
实验六 集成计数器及寄存器
一、实验目的
1、熟悉集成计数器逻辑功能和各控制端作用 2、掌握计数器使用方法．
二、实验仪器及材科
l、双踪示波器 2、器件
74LS290 十进制计数器 2片 74LS00 二输入端四与非门 l片
三、实验内容及步骤
1、集成计数器74LS290功能测试 74LS290是二一五一十进异步 计数器。
逻辑简图为图6.1所示。 74LS290具有下述功能： ·直接置0(R0(1)·R0(2)=1)，直接 置9(S9(1)·S9(2)=1) ·二进制计数(CP1输入 QA输出)
·五进制计数(CP2输入 QDQCQB输出)
·十进制计数（两种接法如图6.2 A、B所示）
按芯片引脚图分别测试上述功能，并填入表6.1、表6.2、表6.3中。
21
2、计数器级连
分别用2片74LS290计数器级连成二一五混合进制、十进制计数器。 （1）画出连线电路图。
（2）按图接线，并将输出端接到数码显示器的相应输入端，用单脉冲
作为输入脉冲验证设计是否正确。
（3）画出四位十进制计数器连接图并总结多级计数级连规律。
3、任意进制计数器设计法
采用脉冲反馈法(称复位法或置位法)，可用74LS290组成任意模(M)计数器。图6.3是用74LS290实现模7计数器的两种方案。图(A)采用复位法，即计数计到M异步清0。图(B)采用置位法，即计数计到M—l异步置0。
当实现十以上进制的计数器时可将多片级连使用。
图6.4是45进制计数的一种方案，输出为842l BCD码。
22
（1）按图6.4接线，并将输出接到显示器上验证。 （2）设计一个六十进制计数器并接线验证。 （3）记录上述实验各级同步波形。
l、整理实验内容和各实验数据。
2、画出实验内容l、2所要求的电路图及波形图。 3、总结计数器使用特点。
23
四、实验报告
实验七 译码器和数据选择器
一、实验目的
l、熟悉集成译码器。
2、了解集成译码器应用。
二、实验仪器及材料
1、双踪示波器 2、器件
74LSl39 2—4线译码器 l片 74LS153 双4选l数据选择器 l片 74LS00 二输入端四与非门 l片
三、实验内容
l、译码器功能测试
将74LSl39译码器按图7.1接线，按表7.1输入电平分别置位，填输出状态表。
2、译码器转换
将双2—4线译码器转换为3—8线译码器。 （1）画出转换电路图。
（2）在学习机上接线并验证设计是否正确。
24
（3）设计并填写该3—8线译码器功能表，画出输入、输出波形。 3、数据选择器的测试及应用 （1）将双4选l数据选择器74LSl53参照图7.2接线，测试其功能
并填写功能表。
（2）将学习机脉冲信号源中固定连续脉冲4个不同频率的信号接
到数据选择器。
4个输入端，将选择端置位，使输出端可分别观察到4种不同频率脉冲信号。
（3）分析上述实验结果并总结数据选择器作用。
四、实验报告
l、 画出实验要求的波形图。
2、画出实验内容2、3的接线图。
3、总结译码器和数据选择的使用体会。
25
26
实验八 波形产生及单稳态触发器
一、实验目的
l、熟悉多谐振荡器的电路特点及振荡频率估算方法。 2、掌握单稳态触发器的使用。
二、实验仪器及材料
l、双踪示波器 2、元器件
74LS00 二输入端四与非门 l片 CD4069 六反相器 l片 74LS04 六反相器 l片 电位器 10K? l只
三、实验内容
l、多谐振荡器
（1）由CMOS门构成多谐振荡器，电路 取值一般应满足R1=(2～10)R2周期 T≈2.2R2C。
在学习机上按图8.1接成，并测试频 率范围。
若C不变，要想输出lKHZ频率波 形，计算R2 的值并验证，分析误差。 若要实现10KHZ～100KHZ频率范 围，选用上述电路并自行设计参数， 接线实验并测试。
（2）由TTL门电路构成多谐振荡器 按图8.2接线，用示波器测量频率变 化范围。
观测A、B、V0各点波形并记录。
27
2、单稳态触发器
（1）用一片74LS00接成如图8.3所示电路，输入脉冲用上面实验中
由CMOS门电路构成的多谐振荡器所产生的脉冲。 （2）选三个频率(易于观察)记录A、B、C各点波形。
（3）若要改变输出波形宽度(例如增加)应如何改变电路参数?用实验
验证。
四、实验报告
l、整理实验数据及波形。
2、画出振荡器与单稳态触发器联调实验电路图。
3、写出实验中各电路脉宽估算值，并与实验结果对照分析。
28
实验九 555时基电路
一、实验目的
1、掌握555时基电路的结构和工作原理，学会对此芯片的正确使用。 2、学会分析和测试用555时基电路构成的多谐振荡器、单稳态触发器、R—S触发器等三种典型电路。
二、实验仪器及材料
l、示波器 2、器件
NE556(或LM556、5G556等) 双时基电路 1片 二极管IN4148 2只 电位器22K、lK 2只 电阻、电容 若干 扬声器 一只
三、实验内容
1、555时基电路功能测试
本实验所用的555时基电路芯片为NE556，同一芯片上集成了二个
各自独立的555时基电路，图中各管脚的功能简述如下：
TH高电平触发端：当TH端电平大于2/3Vcc，输出端OUT呈低电
平，DIS端导通。 TR低电平触发端：当TR端电平小于l/3Vcc时，OUT端呈现高电平，
DIS端关断。
R复位端：R=0，OUT端输出低电平，DIS端导通。
VC控制电压端：VC接不同的电压值可以改变TH、TR的触发电平值。
DIS放电端：其导通或关断为RC回路提供了放电或充电的回路。 OUT输出端：
29
芯片的功能如表9.1所示，管脚如图9.1所示，功能简图如图9.2所示。 （1）按图9.3接线，可调电压取自电位器分压器。 （2）按表9.1逐项测试其功能并记录。 2、555时基电路构成的多谐振荡器 电路如图9.4所示。
30
（1）按图接线。图中元件参数如下：
R1=15K? R2=5K? C1=0.033 uF C2=0.1 uF
（2）用示波器观察并测量OUT端波形的频率。 和理论估算值比较，算出频率的相对误差值。
（3）若将电阻值改为R1=15K?，R2=10K?，电容C不变，上述的数
据有何变化？
（4）根据上述电路的原理，充电回路的支路是R1R2C1，放电回路的支
路是R2C1，将电路略作修改，增加一个电位器Rw和两个引导二极管，构成图9.5所示的占空比可调的多谐振荡器。
其占空比q为 q=R1/（R1+R2）
改变Rw的位置，可调节q值。合理选择元件参数(电位器选用
22K?)，使电路的占空比q=0.2，调试正脉冲宽度为0.2ms。
调试电路，测出所用元件的数值，估算电路的误差。 3、555构成的单稳态触发器 实验如图9.6所示。
31
（1）按图9.6接线，图中R=10K?、Cl=0.01uF、V1是频率约为10KHZ
左右的方波时，用双踪示波器观察OUT端相对于V1的波形，并测出输出脉冲的宽度Tw。
（2）调节V1的频率，分析并记录观察到的OUT端波形的变化。 （3）若想使Tw=10uS，怎样调整电路？测出此时各有关的参数值。 4、555时基电路构成的R-S触发器 实验如图9.7所示。
（1）先令VC端悬空，调节R-S端的
输入电平值，观察V0的状态在什 么时刻由0变l，或由l变0？
测出V0的状态切换时，R、S端 的电平值。
（2）若要保持V0端的状态不变，用实
验法测定R、
S端应在什么电平范 围内?
整理实验数据，列成真值表的形 式。
和R-S FF比较，逻辑电平、功能等 有何异同。
（3）若在VC端加直流电压Vc-v并令Vc-v分别为2V、4V时，测出
此时V0状态保持和切换时R、S端应加的电压值是多少？试用
实验法测定。
5、应用电路
32
图9.8所示用556的两个时基电路构成低频对高频调制的救护车警铃电路。
（1）参考实验内容2确定图9.8中未定元件参数。 （2）按图接线，注意扬声器先不接。 （3）用示波器观察输出波形并记录。
（4）接上扬声器，调整参数到声响效果满意。
6、时基电路使用说明
556定时器的电源电压范围较宽。可在+5～+16V范围内使用(若为CMOS的芯片则电压范围在+3～+18V内)。
电路的输出有缓冲器，因而有较强的带负载能力，双极性定时器最大的灌电流在200mA左右，因而可直接驱动TTL或CMOS电路中的各种电路，包括直接驱动蜂鸣器等器件。 本实验所使用的电源电压Vcc=+5V。 四、实验报告
l、按实验内容各步要求整理实验数据。 2、画出实验内容3和5中的相应波形图。
3、画出实验内容5最终调试满意的电路图并标出各元件参数。 4、总结时基电路基本电路及使用方法。
33
附录一 系统概述
1、系统特点
DICE-3H是数字逻辑实验系列产品之一，它适用于数字逻辑电路、脉冲电路等实验，同时也适用于相关电子课程设计，产品开发及科研。该实验仪在吸收国内外同类产品优点的基础上设计定型的，它具有设计精良、性能稳定、接触可靠、轻巧方便等特点，为开放型实验创造了理想的实验环境。
2、系统结构框图
DICE数字逻辑实验箱由DLS-A和DLS-B两部分组成。DLS-A主要由通用电路、电源接口等组成，DLS-B主要作为系统实验区用。
该系统结构框图如下：
3、系统组成
该实验系统主要有以下组成
①实验系统设有8P、14P、16P、20P、24P、28P、40P等各种规格的IC插座，引出孔选用锁紧式大孔座；二只可调电位器及面包板，还设有小圆孔
34
插座，供插电阻、电容三极管以及实验接线等使用。
②电源：交流输入220V 50HZ 直流输出5V/2A ±12V/300mA ③信号源：提供三组正负单脉冲，一组频率可选lHZ、10HZ、l00HZ、1KHZ、10KHZ、100KHZ、1MHZ的方波，一组T1～T4的时序信号。
④提供一组6位LED显示器，16位逻辑电平输入，16位二进制电平显示器。
⑤保护箱：铝合金外箱一只。
⑥备有可多次叠插的锁紧插头线及用户手册一本。
35
附录二 通用电路简介
l、二～十进制七段译码显示器
二～十进制七段译码显示器共6位，每位分Da、Db、Dc、Dd、De、Df和Dg七段，译码器采用CD4511，显示器采用共阴0.5英寸显示器。译码器的输入端对应于每一位的8、4、2 、1插孔。另有4个小数点，每个小数点串入一只限流电阻。下图为二一十进制七段译码显示器电路图。
2、十六位二进制“0”～“l”电平显示器
“0”～“1”电平显示器如下图，由三块74LS04电路驱动发光二极管。当输入端为高电平时，对应的发光二极管亮，表示逻辑“1”，当输入端为低电平时，对应的发光二极管不亮，表示逻辑“0”。
3、十六位逻辑开关
逻辑电平开关由十六个开关电路组成，其电路如图2-3，当开关往上打开时，产生逻辑高电平“l”，当开关往下打开时，产生逻辑低电平“0”。
36
4、单脉冲电路
单脉冲电路有三个，其中Pl、P2、P3单脉冲电路采用消抖动的R-S电路，电路如图2-4，每按一下单脉冲键，产生正负脉冲各一个。
5、时钟电路
时钟电路由16M晶振、74LS04、74LS74等元件组成，其电路如图2-5A，由16M晶振74LS04等元件组成振荡电路，再由74LS74电路分频整形输出，输出2MHZ、1MHZ、500KHZ方波信号。再由lM方波信号经6级十进制分频，产生100KHZ、10KHZ、1KHZ、100KZ、10HZ、1HZ方波信号。见图2-5B。
37
6、时序发生器及启停电路
时序发生器及启停电路如图2-6，MF为时钟输入端，时钟频率可从lMHz、100KHz中选择一个连接。TJ开关为单拍和连续输出时序信号选择开关，当开关往上打时，输出单拍的时序信号；当开关往下打时，输出连续的时序信号。时钟选择信号出厂时一般接在1M位置。图2-7为时序信号输出波形图。
38
39
40
附录三 实验区简介
一、实验区组成
实验区主要由DLS-A、DLS-B两部分组成，实验区采用集成电路插座、锁紧式叠插针，集成电路插座与锁紧式叠插针之间由印刷线路板连通，实验板上有集成电路插座26个其中ICl-IC7，ICl2，IC21插座电源、地线未接，供做模拟电路及某些电路的电源、地线，其余IC插座电源、地线均已接好。另有电阻、电容、二极管、三极管、电位器等模拟电路设定区，供脉冲电路、模拟电路实验使用。
实验时用专用锁紧式导线插入锁紧式叠插针，顺时针转20～30度。拆除时，逆时针转20～30度。
二、集成电路的接线
由实验仪的结构可知，锁紧式叠插针是实验的关键部分因此正确使用锁紧式叠插针、导线是主要问题，下面介绍一些接线技巧。
1、实验前，应先插入集成电路、电阻等元件。
2、实验时，应根据导线的长度合理使用，不要用太长的导线，同时尽量多用几种颜色，连接时导线强入叠插针，顺时针转20度～30度不要太用力，不然太紧拆除不容易。
3、实验时注意，实验板上的电路插座大部分电源线地线连接好，有几个插座电源线，地线末连接，这部分插座是供电源、地线不在对角线位置的集成电路使用。
4、实验结束时，逆时针转导线20度～30度，不能直接拉导线，直接拉导线易损坏导线。
41
附录四 常用芯片
42
43
44
74LS75
输入 D 0 1 X 可用 1 1 L 输出 Q 0 1 Q0 Q 1 0 Q0
45
46