设计中的注意事项:
当空闲模式被硬件复位所中止时器件在内部复位之前从停止处恢复程序正常运行时间为2 个机器
周期这段时间内片内硬件禁止对内部RAM 的访问但对I/O 口的访问未被禁止当Idle 模式被复位所中
止时为了消除可能产生的误写操作应用Idle 模式指令后的指令不应执行写I/O 口或写外部存储器操作
3.2.2 日历时钟芯片DS12C887
日历时钟芯片选用DS12C887，其引脚分布如图4所示。
图4 DS12C887引脚分布图
DS12C887的内部结构框图如图5所示。
9
图5 日历时钟芯片DS12C887内部结构框图
由图5可知，DS12C887内部可看成由电源、日历时钟信息、寄存器和存储器，以及总线接口四部分构成，四部分配合工作，共同实现芯片的功能。
DS12C887的具体引脚功能如下：
·GND、VCC：直流电源，其中VCC接+5V输入，GND接地，当VCC输入为+5V时，用户可以访问DS12C887内RAM中的数据，并可对其进行读、写操作；当VCC的输入小于+4.25V时，禁止用户对内部RAM进行读、写操作，此时用户不能正确获取芯片内的时间信息；当VCC的输入小于+3V时，DS12C887会自动将电源发换到内部自带的锂电池上，以保证内部的电路能够正常工作。
·MOT：模式选择脚，DS12C887有两种工作模式，即Motorola模式和Intel模式，当 MOT接VCC时，选用的工作模式是Motorola模式，当MOT接GND时，选用的是Intel模式。本设计选用其Intel模式，所以电路图中MOT端接GND。
·SQW：方波输出脚，当供电电压VCC大于4.25V时，SQW脚可进行方波输出，此时用户可以通过对控制寄存器编程来得到13种方波信号的输出。
·AD0~AD7：复用地址数据总线，该总线采用时分复用技术，在总线周期的前半部分，出现在AD0~AD7上的是地址信息，可用以选通DS12C887内的RAM，总线周期的后半部分出现在AD0~AD7上的数据信息。
·AS：地址选通输入脚，在进行读写操作时，AS的上升沿将AD0~AD7上出现的地址信息锁存到DS12C887上，而下一个下降沿清除AD0~AD7上的地址信息，不论是否有效，DS12C887都将执行该操作。
10
·DS/RD：数据选择或读输入脚，该引脚有两种工作模式，当MOT接VCC时，选用Motorola工作模式，在这种工作模式中，每个总线周期的后一部分的DS为高电平，被称为数据选通。在读操作中，DS的上升沿使DS12C887将内部数据送往总线AD0~AD7上，以供外部读取。在写操作中，DS的下降沿将使总线 AD0～AD7上的数据锁存在DS12C887中；当MOT接GND时，选用Intel工作模式，在该模式中，该引脚是读允许输入脚，即Read Enable。因为本设计选用Intel工作模式，所以该引脚是读允许输入脚。
·R/W：读/写输入端，该管脚也有2种工作模式，当MOT接VCC时，R/W工作在Motorola模式。此时，该引脚的作用是区分进行的是读操作还是写操作，当R/W为高电平时为读操作，R/W为低电平时为写操作。当MOT接GND时，该脚工作在Intel模式，此时该脚作为写允许输入，即Write Enable。
·CS：片选输入，低电平有效。
·IRQ：中断请求输入，低电平有效，该脚有效对DS12C887内的时钟、日历和RAM中的内容没有任何影响，仅对内部的控制寄存器有影响，在典型的应用中，RESET可以直接接到VCC，这样可以保证DS12C887在掉电时，其内部控制寄存器不受影响。
·在DS12C887内有11字节RAM用来存储时间信息，4字节用来存储控制信息，其具体地址及取值如表1所列。
表1 DS12C887的存储功能
<