两种。
10.主存储器和CPU之间增加高速缓冲存储器的目的是解决__CPU和主存之间速度不匹配。 11.能被CPU直接访问的存储器是 内存储器。
12.在定点二进制运算器中， 减法运算一般通过 补码运算的二进制加法器（利用补码化为加法）来实现。
13.如指令中的地址码就是操作数的有效地址，那么这种寻址方式称为操作数的寻址方式。 14.PCI总线是64 位的。 15.循环冗余码简称为多项式 码。
16.寄存器间接寻址方式中，操作数处在内存中。 17.用浮点数来表示的优点是数值范围不受限制 与 表示格式不受限制 。 18.运算器的主要功能是进行算术运算 与 逻辑运算 运算。
19.目前计算机进行DMA传送时，CPU一般是要让出对系统总线的控制权，交给DMA
控制。
二、计算题（本大题共4小题，每小题6分，共2４分）
3. 现有一个64K×2位的存储器芯片，欲设计具有同样存储容量的芯片，应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。
解：设地址线x根，数据线y根，则
2x·y=64K×2 若 y=1 x=17 y=2 x=16 y=4 x=15 y=8 x=14
因此，当数据线为1或2时，引脚之和为18
4.用补码运算方法求X+Y=？X-Y=? X=0.1001
Y=0.1100
解：X补=0.1001 Y补=0.1100 X+Y=X补+Y补=0.0101
13
5.已知：X=0.1011,Y=－0.0101,求：［X］补，［Y］补，［X+Y］补 解： [X]补=0.1011 ［Y］补=1.1011 ［X+Y］补=[X]补+［Y］补=0.0110
1. 有4K×4bit的RAM存储器芯片，要组成一个64K×8bit的存储器，计算总共需要多少
RAM芯片，其中多少芯片构成并联?多少个芯片组地址串联? 解：需要RAM芯片=64K×8bit/(4K×4bit)=32
并联是由于数据线扩大了，由于8bit/4bit＝2，所以两组芯片地址并联 串联是地址线的原因，64/4＝16，故而每组有16个芯片串联 6.一台计算机它的地址线是20位，则它的内存最大容量是多少? 解：内存最大容量是：2的20次方=1MB 7.若某数x的真值为-0.11010，用补码表示。 解：真值=1.11010 反码=1.00101 补码=1.00110
3、（8分）已知某8位机的主存采用半导体存贮器，地址码为18位，若使用4K×4位RAM芯片组成该机所允许的最大主存空间，并选用模块条的形式，问：（1）若每个模块为32K×8位，共需几个模块？（2）每个模块内共有多少片RAM芯片？（3）主存共需多少RAM芯片？CPU如何选择各模块？
解：(1)2的18次方*8=256K*8； 所需模块:256k*8/(32k*8)=8
(2)需要的RAM芯片：32K*8/（4K*4）=16
(3)共需芯片：16*8=128为了选择各模块，需使用3:8译码器，即3根地址线 选择模条。 二、名词解释题(本大题共3小题，每小题3分，共9分) 16.随机访问存储器(RAM)：能够快速方便地访问任何地址中的内容，访问的速度与存储位置无关。
17.地址码：指的是下一条指令所在位置
16.堆栈指针：堆栈——数据的写入写出不需要地址,按先进后出的顺序读取数据的存储区. 指针——是一个用来指示一个内存地址的计算机语言的变量或中央处理器(CPU)中寄存器(Register)
17.硬连线控制器：是由基本逻辑电路组成的，对指令中的操作码进行译码， 并产生相应的时序控制信号的部件，又称组