完美WORD格式
静态RAM:16K×8位,其中CS:为片选信号,低电平有效,WE:为写控制信号,低电平写,高电平读。 译码器:3—8译码器。输出低电平有效。 与非门:扇入系数不限。
试画出主存芯片连接的逻辑图并写出各芯片地址分配表(假设存储器从0连续进行编址)。 答:⑴ 共需5片,其中1片16K×8 ROM,4片16K×8 SRAM
⑵ 各芯片地址分配表
00000H ~ 03FFFH 系统程序区 16KB 04000H ~ 0FFFFH 备用区 48KB 10000H ~ 1EFFFH 用户程序区和数据空间 60KB 1F000H ~ 1FFFFH I/O设备区 4K
0 0000 0000 0000 0000 ~ 0 0011 1111 1111 1111 A16A15A14=000 ROM 1片 0 0100 0000 0000 0000 ~ 0 1111 1111 1111 1111 备用区
1 0000 0000 0000 0000 ~ 1 0011 1111 1111 1111 A16A15A14=100 16KRAM 第1片 1 0100 0000 0000 0000 ~ 1 0111 1111 1111 1111 A16A15A14=101 16KRAM 第2片 1 1000 0000 0000 0000 ~ 1 1011 1111 1111 1111 A16A15A14=110 16KRAM 第3片
1 1100 0000 0000 0000 ~ 1 1110 1111 1111 1111 A16A15A14=111 A13A12≠11 12KRAM 第4片 1 1111 0000 0000 0000 ~ 1 1111 1111 1111 1111 A16A15A14=111 A13A12=11 4K I/O设备区
0 0000 0000 0000 0000 ~ 0 0011 1111 1111 1111 00000H ~ 03FFFH 0 0100 0000 0000 0000 ~ 0 1111 1111 1111 1111 04000H ~ 0FFFFH 1 0000 0000 0000 0000 ~ 1 0011 1111 1111 1111 10000H ~ 13FFFH 1 0100 0000 0000 0000 ~ 1 0111 1111 1111 1111 14000H ~ 17FFFH 1 1000 0000 0000 0000 ~ 1 1011 1111 1111 1111 18000H ~ 1BFFFH 1 1100 0000 0000 0000 ~ 1 1110 1111 1111 1111 1C000H ~ 1EFFFH 1 1111 0000 0000 0000 ~ 1 1111 1111 1111 1111 1F000H ~ 1FFFFH ⑶ 主存芯片与CPU的连接逻辑图
D7~D0 ROM A13~A0 RAM RAM RAM RAM R/W 3—8译码器 MEMR EN C B A A13 A12 A16 A15 A14
4.8 某8位计算机采用单总线结构,地址总线17根(A16~0,A16为高位),数据总线8根双向(D7~0),控制信号
R/W(高电平为读,低电平为写)。
已知该机存储器地址空间从0连续编址,其地址空间分配如下:最低8K为系统程序区,由ROM芯片组成;