第二章 FPGA 工作原理
在设计基于LUT的DDS时，需要着重考虑以下三个要素：相位累加器整数部分字长n、相位累加器小数部分字长b和LUT的宽度L。三个要素对DDS性能及占用FPGA资源的影响如表2.2所示。
2.2.3 两种实现方法的比较
两种基于FPGA的DDS实现方法各有优势与不足。基于IIR滤波器的实现方法从本质上而言就是设计一个IIR滤波器，硬件结构非常简洁，需要占用乘法器资源。为了获得高的输出精度，需要给滤波器系数提供足够的位宽。该滤波器的输入就是一个脉冲。采用Xilinx FPGA实现时，可直接调用DSP48完成乘法运算以提高系统速度。基于LUT的实现方法都是从相位的角度出发完成频率合成，基于LUT的实现方法在获取正、余弦函数值的方式是“静态的”，预先将一个周期的正弦值存入LUT中，以相位累加器的输出作为地址获取相应的正弦值；基于LUT的实现方法在设计时需要考虑相位累加器的位宽、LUT的深度与LUT的宽度，这两者对系统性能起着至关重要的作用。LUT可采用FPGA内部嵌入的BRAM，灵活地选择LUT的深度和宽度可改善系统的SFDR(无杂散动态范围)。
- 17 -
第三章 DDS工作原理
第三章 DDS工作原理
在第二章当中，我们知道，通过FPGA实现DDS的三种方法当中，查表法（LUT）是最常用的。下面的分析就是基于查表法（LUT）。
3.1 DDS理论可行性
与大多数的数字信号处理技术一样，DDS技术的理论基础是奈圭斯特抽样定理。奈圭斯特抽样定理是任何模拟信号进行数字化处理的基础，它描述的是一个带宽有限的模拟信号经抽样变成离散值后，是否可以由这些离散值无失真地恢复出原始模拟信号的问题。
根据奈圭斯特抽样定理，当fs?2fmax（fs为抽样频率，fmax为模拟信号频谱最
高频率）时，由抽样得到的离散信号就可以无失真地恢复出原始模拟信号。在DDS技术中，我们只不过把这个过程反过来进行。DDS技术不是先对模拟信号进行抽样然后再恢复；而是假定已经完成抽样过程，并且抽样值已经量化得到，然后如何通过某种途径把已经量化得到的数值重建恢复出原始信号。
一个纯净的单频信号可表示为：
u(t)?Usin(2?fot??o) （3-1）
上式中如果信号的幅度U和初始相位?0不变，那么信号的频谱就是位于f0的一条谱线。为了便于分析，可以假设U=1，?0=0，即：
u(t)?sin2?fot?sin?(t) （3-2）
我们对（3-2）式代表的信号进行抽样，抽样周期为Tc（即抽样频率为fc），就可以得到离散的波形序列：
u(n)?sin(2?fonTc) (n?0,,12?) （3-3）
相应的离散相位序列为：
?(n)?2?fonTc????n (n?0,,12?) （3-4）
??是连续两次抽样之间的相位增量。根据抽样定理：
fo?12fc （3-5）
式（3-2）代表的模拟信号可以由式（3-3）代表的离散序列恢复。我们从（3-2）式中可以知道，信号的频率取决于相位函数的斜率；从（3-5）式中可以知道，两次抽样之间的相位增量??决定了相位函数斜率。所以，我们要控制合成信号的频率，只要控制这个相位增量??。我们将一个周期的相位2π均分成M份，每一份为
- 18 -
第三章 DDS工作原理
??2?M为：
如果我们控制每次的相位增量为δ的K倍，就可以得到信号的频率
fo?K?K?fc2?TcM（3-6）
相应的模拟信号为：
K??u?t??sin?2?fct?M??（3-7）
在上式中，K和M的取值均为正整数，按照抽样定理的规定，K的最大值应该小于M的一半。
综上所述，在保持抽样频率为定值的情况下，我们可以通过两次抽样之间的相位增量??（小于π）来控制所得离散序列的频率，经保持、滤波之后，就可以得到此频率的模拟信号。
3.2 直接数字频率合成基础
1971年美国学者J.Tierncy提出了以全数学技术从相位概念出发直接合成所需波形的一种新的频率合成原理。直接数字频率合成（Direct Digital Synthesis，DDS）是建立在抽样定理基础上，首先对需要产生的波形进行抽样，将抽样值数字化后存入存储器作为查找表，然后通过查表读取数据，再经D/A转换器转换为模拟量，将保存的波形重新合成出来。DDS以较高的频率通过相位累加来产生给定频率的数字化波形。根据抽样理论，产生的最高频率不能超过1/2时钟频率(Nyquist速率)。
图3.1所示的是产生频率为1/8时钟频率的正弦波形的相位累加过程。圆周表示每个时钟周期?/4相位累加过程，圆周上的各点表示给定时刻的相位值，正弦波表示相应的幅度，相位到幅度的转化是通过查表来实现的。具体地说就是，在每个时钟周期内，存储在输入频率寄存器中的相位值和相位累加器中的值相加，利用得到的结果相位值查表，得到相应的正弦幅度值，最后输出该值。
图3.2是DDS原理框图，从图中可以看出，除了低通滤波器(LPF)之外，DDS系统都是以数字集成电路实现，因此DDS系统易于集成和小型化。DDS系统的参考时钟源通常是一个具有高稳定性的晶体振荡器，整个系统的各个组成部分提供同步时钟。频率控制字(FSW)实际上是相位增量值(二进制编码)，作为相位累加器的累加值。相位累加器可对频率控制字的2进制码进行累加运算，产生的累加结果作为ROM查找表的取样地址值，而此查找表中储存了一个周期的正弦波幅度值。存储器ROM在参考时钟驱动下输出正弦波幅度值，直到相位累加器加满产生溢出，从而完成一个周期，用ROM的输出值来驱动数模转换器(DAC)，然后经低通滤波即可转换成所需要
- 19 -
第三章 DDS工作原理
的模拟正弦波形，也就是DDS信号的频率周期。
图3.1 正弦波形的采样及系统时钟频率形成
DDS系统的基本原理图如图3.2所示：
图3.2 DDS原理框图
3.3 DDS的频率分析
设时钟Clock的频率为fc，设频率控制字M的位宽为 k 位，数据的总宽度为 N 位，若累加器按步进为1 的累加直至溢出一遍的频率为：
- 20 -