范明轲 0958200102 南京理工大学 2012 – 03 – 26
29
范明轲 0958200102 南京理工大学 2012 – 03 – 26
四． 硬件下载与测试:
1. 硬件下载：
利用Quartus II 7.0进行各个模块设计，然后将这些模块按所需要的功能连接，经编译，进行芯片配置管脚。配置管脚如图所示：
再经编译无误就可以进行硬件下载。
2. 验证：当开关K7，K8（即等于11或10）就可以看到正常计数时钟界面，有
星期 ：小时：分钟：秒钟。
当k7,k8(等于01) 是在输入定时闹钟界面，有小时：分钟 当 K7，K8 等于 00 是在 万年显示，有 年：月：日 当K2=1数字钟保持当前的显示，停止计时。 当K3=1,复位信号
K1是计数时钟校分，K4是输入定时校分，K5是校日
3.功能扩展：从生活中可知道一般的电子钟都具有定时闹铃功能所以可考虑在已有的设计基础上添加一个定时添加对日闹铃模块，比如说是生日提示，等，还可以加了音乐。
五. 结论:
通过这次课程设计中，我学会了很多东西，锻炼了我的动手能力，培养了我的独立思考能力。第一天上课听老师讲解设计的要求我是似懂非懂，但回去之后跟同学讨论，然后去图书馆找相关此设计的资料，只要一个下午我已经把握要完成课程的要求则要做什么工作。
因为上个学期在电子电工综合课程已经学会如何使用各个独立集成芯片来完成设
30
范明轲 0958200102 南京理工大学 2012 – 03 – 26
计，所以在这次课程设计中在老师的指导下我试要用另一种设计手段来完成设计即通过VHDL硬件描述语言编写程序来设计课程的内容。
刚开始时，虽然之前在数字逻辑电路与系统设计课程里已经接触过VHDL硬件描述语言但是不是很熟悉，所以要费比较多的时间去掌握VHDL语言。我开始看资料，结合在课堂上老师讲解的知识，我很快就掌握了VHDL设计的方法，然后对本设计的内容进行划分各个模块，使用VHDL语言编写完成各个模块。通过Quartus II 7.0平台下进行设计，仿真，虽然在设计过程中出现了很多错误但是在老师的耐心指导下，同学的热情帮助我终于把一个一个模块完成，然后将它们级联成一个完整的数字电子钟。
这次课程设计中虽然老师给的所有的要求我还没都完成，但是对我来说也算比较成功。我不仅学会了课本的知识，锻炼了动手能力更让我懂得了如何耐心、细心地检查错误，这对我今后的学习和工作有很大的帮助。
最后十分感谢老师在本次课程设计中对我的悉心指导和同学们的热情帮助。
参考文献：
1. EDA设计实验指导书 ——南京理工大学电子技术中心
2. 数字逻辑电路与系统设计/蒋立苹编著. —电子工业出版社2009.1
3. 数字电路与数字逻辑实验指导书/安德宁编著.—北京:北京邮电学院出版社2004.7 4. EDA实用技术即应用/刘艳萍，高振斌，李志军编著.—北京:国防工业出版社,2006.1 5. EDA技术与VHDL设计/徐志军，王金明 等编著 .—北京:电子工业出版社,2009.1
31