解：信息总量： q = 64位 ×8 =512位
顺序存储器和交叉存储器读出8个字的时间分别是： t2 = m T = 8×100ns =8×10 (s)
t1 = T + (m - 1) = 100 + 7×10 = 1.7 ×10 (s) 顺序存储器带宽是：
W2 = q / t2 = 512÷（8×10 ）= 64 ×10（位/ S） 交叉存储器带宽是：
W1 = q / t1 = 512÷（1.7 ×10）= 301 ×10 （位/ S） 9． CPU执行一段程序时, cache完成存取的次数为2420次，主存完成存取的次数为80
次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。
解：先求命中率h
h=nc/(nc +nm )＝2420÷(2420＋80)＝0.968 则平均访问时间为ta
ta＝0.968×40＋(1-0.968) ×240＝46.4(ns) r ＝240÷40＝6 cache/主存系统的效率为e
e＝1/[r＋(1－r)×0.968]＝86.2％
10．已知Cache存储周期40ns，主存存储周期200ns，Cache/主存系统平均访问时间为50ns，求Cache的命中率是多少？
解： ∵ ta = tc× h +tr×(1-h)
∴ h =(ta-tr)/(tc-tr)=(50-200)/(40-200)=15/16=0.94 11．主存容量为4MB，虚存容量为1GB，则虚存地址和物理地址各为多少位？如页面大小为4KB，则页表长度是多少？
解：已知主存容量为4MB，虚存容量为1GB ∵ 又 ∵
＝4M ∴物理地址为22位 ＝1G ∴虚拟地址为30位
页表长度为 1GB÷4KB＝230÷212=218=256K
14．假设主存只有a,b,c三个页框，组成a进c出的FIFO队列，进程访问页面的序列是0,1,2.4,2,3,0,2,1.3,2号。用列表法求采用LRU替换策略时的命中率。 解：
∴命中率为
15．从下列有关存储器的描述中，选择出正确的答案： A． 多体交叉存储主要解决扩充容量问题； B． 访问存储器的请求是由CPU发出的；
C． Cache与主存统一编址，即主存空间的某一部分属于Cache; D． Cache的功能全由硬件实现。 解： D
16．从下列有关存储器的描述中，选择出正确的答案：
A．在虚拟存储器中，外存和主存一相同的方式工作，因此允许程序员用比主存空间大得 多的外存空间编程；
B．在虚拟存储器中，逻辑地址转换成物理地址是由硬件实现的，仅在页面失效时才由操
作系统将被访问页面从外存调到内存，必要时还要先把被淘汰的页面内容写入外存；
C．存储保护的目的是：在多用户环境中，既要防止一个用户程序出错而破坏系统软件或
其他用户程序，又要防止一个用户访问不是分配给他的主存区，以达到数据安全和保
密的要求。 解：C 第四章
1．ASCll码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？
解：指令字长设计为12位不是很合理。主存单元字长为32位，一个存储单元可存放4个ASCII码，余下4位可作为ASCII码的校验位（每个ASCII码带一位校验位），这样设计还是合理的。
但是，设计指令字长为12 位就不合理了，12位的指令码存放在字长32位的主存单元中，
造成19位不能用而浪费了存储空间。
2.假设某计算机指令长度为20位，具有双操作数、单操作数、无操作数三类指令形式，每个操作数地址规定用6位表示。问： 若操作码字段固定为8位，现已设计出m条双操作数指令，n条无操作数指令，在此情况下，这台计算机最多可以设计出多少条单操作数指令？
解：这台计算机最多可以设计出256-m-n条单操作数指令