GDOU-B-11-302
广东海洋大学 - 学年第 学期
班级：《数字电子技术基础》课程试题
课程号： 16632205
■ 考试 □ 考查
□ A卷
■ B卷
■ 闭卷
□ 开卷
姓名密 ： 学 号 ： 封 试 题 共 线 页加白纸张题 号 一 二 三 四 五 总分 阅卷教师 各题分数 10 30 10 30 20 100 实得分数 一、填空题（每空1分，共10分）
1、（12.7）10=（ ）2（小数点后面取4位有效数字）=（ ）16
2、如图所示的可编程逻辑阵列电路中，Y1=（ ），Y2=（ ）。
3、TS门输出的三种状态为 ______、_______、________。 4、对于JK触发器，若J?K?，则构成（ ）触发器，若J?K=1，则构成（ ）触发器。
5、若ROM具有10条地址线和8条数据线，则存储容量为（ ）
第 1 页 共 46 页
8 2 位，可以存储（ ）字节。 二、选择题（每题2分，共30分） （1-10为单项选择题）
1、对TTL门电路，如果输入端悬空则其等效为（ ） A、逻辑1 B、逻辑0 C、接地 D、任意选择
2、n个变量可以构成（ ）个最小项
A、n B、2n C、2n D、2n＋１
3、8位DAC转换器，设转换系数k=0.05, 数字01000001转换后的电压值为（ ）V。
A、0.05 B、3.25 C、6.45 D、 0.4 4、标准与或式是由（ ）构成的逻辑表达式 A、最大项之和 B、最小项之积 C、最大项之积 D、最小项之和
5、逻辑函数F(A,B,C)=∑m(1,2,3,6);G(A,B,C)= ∑m(0,2,3,4,5,7)则F和G相“与”的结果是（ ）。
A、m2+m3 B、1 C、A??B D、A+B 6、下列电路中属于组合逻辑电路的是（ ）
A、触发器 B、计数器 C、数据选择器 D、寄存器
7、RS触发器的约束条件是（ ）
A、RS=0 B、R+S=1 C、RS=1 D、R+S=0
8、要构成容量为4Kx8的RAM，需容量为256x4的RAM（ ） A、2个 B、4个 C、32个 D、8个 9、四位的移位寄存器,现态为0111,经右移一位后其次态为（ ）
A.0011或者1011 B.1111或者1110
第 2 页 共 46 页
C.1011或者1110 D.0011或者1111
10、5个触发器构成的计数器最大的计数值为（ ）
A、5 B、10 C、32 D、25 （11-15为多项选择题）
11、已知F?AB??BD?CDE?A?D，下列结果正确的是（ ） A、F?AB??D B、F?(A?B?)D C、F?(A?D)(B??D) D、F?(A?D)(B?D?)
12、欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端为以下哪几种情况？（ ）
A、J=K=0 B、J=Q,K=Q? C、J=Q?,K=Q D、J=Q,K=0 13、关于PROM和PAL的结构，以下叙述正确的是（ ） A、PROM的与阵列固定，不可编程 B、PROM与阵列、或阵列均不可编程 C、PAL与阵列、或阵列均可编程 D、PAL的与阵列可编程 14、下列属于模数转换步骤的是（ ）
A、采样 B、滤波 C、保持 D、量化 15、D/A转换的主要技术指标有（ ）
A、分辨率 B、转换精度 C、转换误差 D、转换速度
三、计算题（每题5分，共10分）
1、用公式化简法化简下列逻辑函数为最简与或形式
Y(A,B,C)?A?B??BC??A(B?C)? （5分）
第 3 页 共 46 页
2、用卡诺图化简法将下列函数化简为最简与或形式 F（A，B，C，D）=Σm（1，2，6，9，10，15）
+d(0，4，8，12)（8分）
四、分析题（共30分）
1、写出如图所示电路的输出Y1、Y2的逻辑函数式。（6分）
第 4 页 共 46 页
2、由74LS161组成的电路如图所示，分析电路（6分） （1）画出电路的状态转换图（Q3Q2Q1Q0）；
（2）分析电路的功能。（74161的功能见表）
3、分析时序电路，要求通过分析列出驱动方程、状态方程并画出状态转移图，验证是否具备自启动特性。设Q2Q1Q0的初态为001。（10分）
Q0 Q1 Q2
第 5 页 共 46 页
4、用555定时器构成多谐振荡器的电路如下，根据输入电压波形画出输出电压波形。
5、触发器电路如图所示，写出电路驱动方程和状态方程，并画出Q0和Q1的输出波形，假设初始状态为Q0=Q1=0（6分）
第 6 页 共 46 页
六、设计（20分）
1、试设计一个检测电路。该电路的输入是一位8421BCD码。当输入
的8421BCD码所对应的十进制数符能被5整除时，输出为1，否则输出为0。用与非门实现。（10分）
第 7 页 共 46 页
班级： 姓名：密 学 号 ： 2、举重比赛中有A、B、C三名裁判，A为主裁，当两名或两名以上裁判（必须包括A在内）认为运动员上举杠铃合格，才能认为成功。（10分）
（1） 要求列真值表用与非门电路设计该逻辑电路。
（2） 用四选一数据选择器配合适当的门电路设计该逻辑电路。
GDOU-B-11-302
广东海洋大学 —— 学年第 学期
《数字电子技术基础》课程试题
课程 考试 √ A卷 √ 闭卷 号：
16632205
√□ 考查 □ B卷 □
开卷
题 号 一 二 三 四 五 六 七 八 九 十 总分 阅卷教师 各题分数 15 10 10 15 20 30 100 实得分数 第 8 页 共 46 页
一、 填空（每空1分，共15分）：
1．（47.5）10 =（ ）2 =（ ）16
=（ ）8421BCD码 。
2．十进制数（-14）的反码为 ；补码为 。 3．数字电路中，存在回差电压的电路是 。
4．n个变量的最小项共有 个，所有最小项之和为 。 5．有一编码器其输入端是8个，则其输出端为 。 6．一个8位数的D/A它的分辨率是 。
7．写出下列触发器特性方程： SR触发器 ；
JK触发器 。
8．三个JK触发器构成计数器，其最多有效状态为 个；若要组成十进制计数器，则需要 个触发器，它的无效状态有 个。
二、判断题：（每小题1分，共10分）
（ ）1、OC门和三态门均可实现“线与”功能。 （ ）2、余3码 = 8421BCD码 + 0011。
（ ）3、时序电路和组合电路都具有记忆性。
（ ）4、一个模为2n的计数器也是一个2n进制的分频器。 （ ）5、最基本的数字逻辑关系是与非和或非。
（ ）6、计数器和数字比较器同属于时序逻辑电路。 （ ）7、移位寄存器必须是同步的时序逻辑电路。
（ ）8、由N个触发器组成的寄存器只能寄存N个数码。 （ ）9、TTL反相器输入端悬空时，输出端为高电平。 （ ）10、RAM是只读存储器的简称。
三、单选题（（每小题1分，共10分）：
1． 可编程阵列逻辑PAL，其与逻辑阵列是（ ）， 或逻辑阵列是（ ）。
（A）可编程； （B）固定； （C）不确定。
2．下列所示触发器中属下降沿触发的是（ ）。
第 9 页 共 46 页
（A） （B） （C） 3．如右图所示CMOS电路，其逻辑功能是（ )。 （A）CMOS异或门； （B）CMOS与非门； （C）CMOS或非门。
4．十六路数据选择器应有( )选择控制端。
（A）2； （B）4； （C）6 ； （D）8。 5．如右图真值表，B、C为输入变量，则输入与输出变量是（ ）。
B 0 0 1 1 （A）同或门；（B）异或门；（C）或非门。
6．在逻辑代数式F=A⊕B中，若B=1，则F=（ ）。 （A）F=0 ；
（B）F=A； （C）F=A＇。
7．如右图电路完成的是（ ）功能。
（A）计数器； SR（B）左移移位寄存器； 1D（C）右移移位寄存器。 C1C 0 1 0 1 F 1 0 0 1 Q0CPQ0Q1
8．有一计数器，其状态转换图如下所示，则该计数器（ ）。
a)0 0 01 0 01 1 00 1 0
1DC1Q11DC1Q2Q2第 10 页 共 46 页 0 0 10 1 11 1 11 0 1
UCC（A）能自启动；（B）不能自启动；（C）不好判断。
RL9．如右图所示电路其输出F=（ ）。
（A） （AB）＇+（CD）＇ ；
A& （B） （A+B）（C+D） ； FB （C） （AB+CD）＇ 。
C&
10．在A/D转换过程中，应包含的步骤是（ ）。 D （A）采样、量化、编码； （B）保持、编码、译码； （C）采样、保持、译码。
四、化简（每小题5分，共15分）：
（1）求逻辑函数Y=AB′+A′C+BC+C′ D的最简与非式； （2）求逻辑函数Y=(A′+BC)(B′+C)的最小项之和形式；
（3）求逻辑函数Y=∑m(0,1,3,4,5,6,7,9,13)的最简与或式。
五、按要求将所给部件连接成相应的电路。（每小题5分，共20分）
1．设计一个三人表决电路，结果按“少数服从多数”的原则决定。要求用3—8译码器74138及门电路实现。
第 11 页 共 46 页
Y7Y6Y5Y4Y3Y2Y1Y0 74138
G1G2AG2BA2A1A0 ABC1002．用置零法将同步十六进制计数器74LS163接成十三进制计数器。 Q3 Q2 Q1 Q0 ET C EP 74LS163 LD CLK RD D3 D2 D1 D0
3．用555定时器接成多谐振荡电路。 8 4 7 2 3 6 5 1
4．试用JK触发器接成D触发器。
FF1FF0X
&Z=1JC1Q第 12 页 共 46 页 11KQ11JC11KQ0Q0CP
六、分析下列电路的逻辑功能。（每小题6分，共30分） 1．有一逻辑电路如右图所示，试写出其输出逻辑表达式。
2．由74LS153组成的逻辑电路如下图所示，试写出其逻辑表达式。 Z
0ABSTY174LS1532D0D1D2D3A1A001013． 已知逻辑函数A、B 和C的真值表如下表所示，试写出它们的逻辑表达式。
第 13 页 共 46 页
4．如下电路是由两片同步4位二进制计数器74LS160组成的计数器，试分析这是多少进制的计数器。
5．由两个三态门组成的逻辑电路如下图所示，试分析其逻辑功能。
数据线 …A1B11第 14 页 1共 46 页 …2班级： 姓名密 ： 学 号 ： 封 共 八 页 加 白 纸线 二 张 GDOU-B-11-302
广东海洋大学 —— 学年第 学期
《数字电子技术》课程试题
课程√ 闭卷 号：
16632205
√ 考试 □ A卷 □ 考查 √ B卷 □
开卷
题 号 一 二 三 四 五 六 七 八 九 十 总分 阅卷教师 各题分数 15 10 10 15 20 30 100 实得分数 一、填空（每空1分，共15分）：
1．（71.5）10 =（ ）2 =（ ）16
=（ ）8421BCD码 。
2．十进制数-13反码为 ；补码为 。 3． D触发器的特性方程为 。
4．最基本的逻辑门电路是 、 、 。 5． A/D转换过程要经过 、保持、 和 四个步骤完成。 6．三个D触发器构成计数器，最多有效状态为 ；若要成十进制计数器，则需要 个触发器，它的无效状态有 个。
二、判断题：（每小题1分，共10分）
（ ）1．PAL逻辑器件的与阵列和或阵列均可编程。 （ ）2．8421BCD码 = 余3码－1100 。
（ ）3．TTL反相器输入端悬空时，输入端相当于接高电平。 （ ）4．一个模十的计数器也是一个十分频器。 （ ）5．OD门和三态门均可实现“线与”功能。
第 15 页 共 46 页
（ ）6．计数器和数字比较器同属于时序逻辑电路。 （ ）7．数码寄存器必须是同步的时序逻辑电路。
（ ）8．将N个触发器可构成N进制的扭环形计数器。
（ ）9．N进制编码器的输入与输出端数目满足n—2n关系。 （ ）10．ROM是只读存储器的简称。
三、选择题：（每小题1分，共10分）
1．可编程逻辑阵列PLA中，PLA的与阵列是（ ），或阵列是（ ）。 （A）可编程 （B）固定 （C）不确定
2．已知某二变量输入逻辑门的输入 A、B及输出Y的波形如下，试判断其为何种逻辑门的功能。（ ） （A）与非门； （B）或非门； （C）与门； （D）异或门。
3．十六路数据选择器应有( )选择控制端。
（A）2； （B）4； （C）6 ； （D）8。
4．如右图真值表，B、C为输入变量，则输入与输出变量是（ ）。
B C 0 0 1 1 （A）异或门；（B）同或门；（C）或非门。
Y
F 0 1 1 0 0 1 0 1 5．如右图电路所示，其逻辑功能是（ ）。
（A）计数器；
（B）右移移位寄存器； （C）左移移位寄存器。
Q0Q1Q2Q2SLCPQ0Q0
Q0Q1
6．如右图所示CMOS电路，其逻辑功能是（ )。 （A）CMOS与非门； （B）CMOS或非门； （C）CMOS异或门。
1DC11DC11DC1a)第 16 页 共 46 页
7．有一计数器，其状态转换图如下所示，则该计数器（ ）。
（A）能自启动；
（B）不能自启动； （C）不好判断。
1 1 1/01 0 1/0010/0/01 1 0
/0/0
0 0 00 0 1
/1
/08．有门电路如右图所示，则其输出Z的逻辑表达式为（ ）。 1 0 00 1 1 （A）Z=（AB）＇； （B）Z=（A+B）＇； （C）Z=0。
9．下列所示触发器中属上降沿触发的是（ ）。
（A） （B） （C） 10．在逻辑代数式F=A⊕B中，若B=0，则F=（ ）。 （A）F=A ；
（B）F=A＇； （C）F=0。
四、化简（每小题5分，共15分）
1．求逻辑函数F= A′ B+（A+B′）C+BCD′ 的最简与非式； 2．求逻辑函数F=AB′ +A′C(B+C′ D )的最小项之和形式；
3．求逻辑函数Y=∑m(0,2,3,5,7,8,10,11,13,15)的最简与或式。
第 17 页 共 46 页
五、按要求将所给部件连接成相应的电路。（每小题5分，共20分） 1． 用置零法将同步十进制计数器74LS160芯片构成七进制计数器。
Q3 Q2 Q1 Q0
ET C
EP 74LS160 LD
CLK RD
D3 D2 D1 D0
2．试用D触发器接成T＇触发器。
3．用右图的555定时器接成单稳态触发电路。 9 4 7 2 3 6 5 1
4．设计一个三人表决电路，结果按“少数服从多数”的原则决定。要求用八选一数据选择器CT54LS151实现。
第 18 页 共 46 页
AA2
CT54LS151BA1
CA0D0D1D2D3D4D5D6D7
\
六、分析下列电路的逻辑功能。（每小题6分，共30分） 1．写出如下组合逻辑电路输出的最简与或式： F
&
Y０Y１Y2Y3Y4Y5Y6Y7
CT54LS138
S1S2S3A2A1A0
F=ABC+ABC+ABS2．已知逻辑函数Si 和Ci的真值表如表1所示，试写出Si和Ci的逻辑表达式。 表1
10ABC
第 19 页 共 46 页
3．有一逻辑电路如下图所示，试写出其输出逻辑表达式。
4．如下电路是由两片同步4位二进制计数器74LS163组成的计数器，试分析这是几进制的计数器。
5．由74LS153组成的逻辑电路如下图所示，试写出其最简与或式。
FAB第 20 页 共 46 页 CA1A0D0D1YD2D3SBC0100GDOU-B-11-302
广东海洋大学 20 —— 20 学年第 学期 课程号：
密 班级：《 数字电子技术基础 》课程试题
16632205
■考试 □考查
■ A卷 □ B卷
■ 闭卷 □ 开卷
阅卷教师 姓名：题 总号 一 二 三 四 五 六 七 八 九 十分 各题分数 实得分数 10 0 10 20 6 1 00
一、填空（每空1分，共10分）
1、二进制数（+0110000）2的原码为（ ）、反码为（ ）、补码为（ ）。
2、逻辑代数中的三种基本运算是（ ）、（ ）、（ ）。 3、如果采用二进制代码为100份文件顺序编码，最少需要用（ ）位。
4、逻辑函数式A⊕1的值为（ ）。
5、逻辑函数式Y?A?BC??AC??B?C?的最小项之和的形式是（ ）。
6、二进制数（1010.001）2等值的十进制数是（ ）。
二、单项选择题（每题1分，共10分）
1、下面哪种A/D转换器的转换速度最快（ ）。
学号：封 试题共线 7 页 第 21 页 共 46 页
加白纸 2 张 （a）并联比较型 ,（b）逐次渐进型, （c）双积分型 ,（d）倒T型 2、若两个逻辑式相等，则它们的对偶式（ ）。
（a）不一定相等,（b）都等于1,（c）都等于0,（d）一定相等 3、正逻辑的低电平表示为（ ）。（注：本试卷其他题目均采用正逻辑。）
（a）1,（b）0,（c）原变量,（d）反变量
4、三态门电路的输出可以为高电平、低电平及（ ）。 （a）0,（b）1,（c）高阻态,（d）不定态
5随着计数脉冲的不断输入而作递增计数的计数器是（ ）。 （a）加法计数器,（b）减法计数器,（c）可逆计数器,（d）寄存器 6、TTL输入端的悬空状态和接（ ）是等效的。 （a）逻辑1（b）逻辑0，（c）电容，（d）电感
7、TTL集成数字芯片，驱动大负载电流时，用输出（ ）去驱动。 （a）高电平,（b）低电平,（c）电感,（d）电容
8、米里（Mealy）型电路的输出不仅与当时的输入有关，而且与（ ）的状态有关。
（a）存储器（b）计数器,（c）可逆计数器,（d）分频器 9、（ ）构成的多谐振荡器的稳定度最高。
（a）555定时器,（b）环形振荡电路,（c）由施密特触发器,（d）反馈回路接入石英晶体振荡器
10、（ ）又叫做多路（转换）开关。
（a）译码器,（b）编码器,（c）数据选择器,（d）寄存器 三、简单问答题（每题5分，共20分） 1、化简具有无关项的逻辑函数：
第 22 页 共 46 页
Y(A,B,C,D)??m(2,4,6,8)?d(10,11,12,13,14,15)
2、已知逻辑函数式Y1和Y2的真值表如表1所示，要求写出Y1和Y2的逻辑函数式。 表1
A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
3、电路使用的元件如图所示，画出输出电压的波形，并指出电路完成的
0 1 1 0 0 1 1 0 1 1 0 0 0 1 1 Y2 1 Y1 第 23 页 共 46 页
功能。
4、用二进制补码计算23-11=？9-12=？。
四、综合题（共60分）
1、分析图中给出的计数器电路。回答74163本身是几进制的计数器芯片？如图连接后，说明P=1和 P=0时各为几进制。(6分)
第 24 页 共 46 页
2、用与非门设计四变量的多数表决电路。当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。（8分）
3、试用3线—8线译码器74LS138和必要的门电路产生如下多输出逻辑函数，并画出逻辑原理图。（7分）
?Y1?AC??Y2?A?B?C?AB?C??BC ?Y?B?C??ABC??3
4、555定时器的连接如图所示，请问该电路连接成了具有什么功能的电路。仅有一个触发脉冲时候的电路的Vc、Vo波形如图所示，如果再给一个触发脉冲如虚线所示，请画出此时的Vc、Vo波形。（5分）
VCC R 8 7 T ＋ － 6 C 2 1 4 3 5 0.01?F O vI vI R1 vO O vC 2 3 VCC t O vO tW t t 第 25 页 共 46 页
5、如图所示，已知G1和G2为74LS系列OC输出结构的与非门，输出管截止时的漏电流最大值为IOH(max)=100uA，低电平输出电流最大值为IOL(max)=8mA，这时输出的低电平为VOL(max)=0.4V。G3、G4、G5是74LS系列的或非门，它们高电平输入电流最大值为IIH(max)=20uA，低电平输入电流最大值为IIL(max)=-0.4mA。给定VCC=5V，要求满足VOH≥3.4V,VOL≤0.4V,试求RL取值的允许范围。（6分）
6、分析下面的时序逻辑电路，写出驱动方程、状态方程、输出方程。（8
第 26 页 共 46 页
分）
7、如下图所示，计算G1的输出端最多可以驱动多少个同样的反相器。已知图中TTL反相器的高电平输入电流IIH=40u A,低电平输入电流IIL=-1毫安，VOH=3.6V时允许的最大输出电流IOH（max）=-0.4毫安,VOL=0.2V时允许的最大输出电流IOL（max）=12毫安。（6分）
第 27 页 共 46 页
8、用四选一数据选择器实现逻辑关系Z?A?BC?AB?C?ABC??ABC。已知四选一数据选择器在S=1时的逻辑功能表达式为：
?A0?）???DY?D0(A1?D（?D（（。（8分） 1A1A0）2A1A0）3A1A0）
第 28 页 共 46 页
9、（共6分）（1）图9-1已知CMOS边沿触发方式JK触发器各输入端的电压波形如图所示，试画出Q,Q?端对应的电压波形。
*（2）图9-2写出电路的次态函数（即Q3与现态和输入变量之间的函数
式），并画出在给定信号的作用下Q3的电压波形。假定各触发器的初始状态均为Q=0。
第 29 页 共 46 页
班级：姓名密 ：
图9-1 图9-2
GDOU-B-11-302广东海洋大学 20 —— 20 学年第 学期 《 数字电子技术基础 》课程试题
■考□ A■ 闭课程号：
16632205
试 卷 卷 □考■ B□ 开
查
卷
卷
第 30 页 共 46 页
题 总号 一 二 三 四 五 六 七 八 九 十分 各题分数 实得分数 10 0 10 20 6 1 00 阅卷教师
一、填空（每空1分，共10分）
1、如果采用二进制代码为200份文件顺序编码，最少需要用（ ）位。
2、和二进制数（1010.01）2等值的十进制数是（ ）。
3、二进制数（+0000110）2的原码为（ ）、反码为（ ）、补码为（ ）。
4、逻辑函数式A⊕0的值为（ ）。
5、逻辑函数式Y?A?BC??AC??B?C的最小项之和的形式是（ ）。
6、逻辑代数中的三种基本运算是（ ）、（ ）、（ ）。
二、单项选择题（每题1分，共10分）
1、TTL输入端的悬空状态和接（ ）是等效的。 （a）逻辑1（b）逻辑0，（c）电容，（d）电感
2、TTL集成数字芯片，驱动大负载电流时，用输出（ ）去驱动。 （a）高电平,（b）低电平,（c）电感,（d）电容
3、米里（Mealy）型电路的输出不仅与当时的输入有关，而且与（ ）的状态有关。
第 31 页 共 46 页
（a）存储器（b）计数器,（c）可逆计数器,（d）分频器 4、（ ）构成的多谐振荡器的稳定度最高。
（a）555定时器,（b）环形振荡电路,（c）由施密特触发器,（d）反馈回路接入石英晶体振荡器
5、（ ）又叫做多路（转换）开关。
（a）译码器,（b）编码器,（c）数据选择器,（d）寄存器 6、下面哪种转换器属于D/A转换器（ ）。
（a）并联比较型 ,（b）逐次渐进型, （c）双积分型 ,（d）倒T型 7、若两个逻辑式相等，则它们的对偶式（ ）。
（a）不一定相等,（b）都等于1,（c）都等于0,（d）一定相等 8、n位逐次渐近型A/D转换器完成一次转换需要（ ）个CLK周期。 （a）n,（b）n+1,（c）n+2,（d）n+3
9、三态门电路的输出可以为高电平、低电平及（ ）。 （a）0,（b）1,（c）高阻态,（d）不定态
10随着计数脉冲的不断输入而作递减计数的计数器是（ ）。 （a）加法计数器,（b）减法计数器,（c）可逆计数器,（d）寄存器 三、简单问答题（每题5分，共20分） 1
、
化
简
具
有
无
关
项
的
逻
辑
函
数
：
Y(A,B,C,D)??m(1,7,8)?d(3,5,9,1012,14,15)
第 32 页 共 46 页
2、电路使用的元件如图所示，画出输出电压的波形，并指出电路完成的功能。
3、已知逻辑函数式Y1和Y2的真值表如表1所示，要求写出Y1和Y2的逻辑函数式。 表1
A B C 0 0 0 0 0 1 0 1 0 0 1 0 1 1 0 0 Y2 1 Y1 第 33 页 共 46 页
1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 0 0 1 1 0 4、用二进制补码计算23-11=？9-12=？。
四、综合题（共60分）
1、用触发器和门电路设计一个三人抢答电路。每个抢答者和裁判员各控制一个按钮。抢答开始后首先按下按键者将他控制的一个触发器置1，以后其他人按下按钮不再能将所控制的触发器置1。开始抢答以前，裁判应按动按钮将三个触发器全部置0。（7分）
第 34 页 共 46 页
2、分析图a中给出的计数器电路。回答74160本身是几进制的计数器芯片？如图a连接后，说明P=1和 P=0时各为几进制。（6分）
图a
第 35 页 共 46 页
3、试用3线—8线译码器74LS138和必要的门电路产生如下多输出逻辑函数，并画出逻辑原理图。（7分）
?Z1?AC??A?BC?AB?C?Z?A?B?C?BC?2 ??Z3?A?B?AB?C??Z4?A?BC??B?C??ABC
4、（共6分）（1）图（1）中，已知CMOS边沿触发方式JK触发器各输入端的电压波形如图所示，试画出Q,Q?端对应的电压波形。
*（2）图（2）中，写出电路的次态函数（即Q3与现态和输入变量之间的
函数式），并画出在给定信号的作用下Q3的电压波形。假定各触发器的初始状态均为Q=0。
第 36 页 共 46 页
图（1） 图（2）
5、由555定时器接成的单稳态触发器如图所示，试画出和触发信号对应的V0波形，并计算输出电压V0的脉宽tw。图中R1=10千欧，C=100uF。（6分）
第 37 页 共 46 页
6、如图所示，已知G1和G2为74LS系列OC输出结构的与非门，输出管截止时的漏电流最大值为IOH(max)=100uA，低电平输出电流最大值为IOL(max)=8mA，这时输出的低电平为VOL(max)=0.4V。G3、G4、G5是74LS系列的或非门，它们高电平输入电流最大值为IIH(max)=20uA，低电平输入电流最大值为IIL(max)=-0.4mA。给定VCC=5V，要求满足VOH≥3.4V,VOL≤0.4V,试求RL取值的允许范围。（6分）
第 38 页 共 46 页
7、分析下面的时序逻辑电路，写出驱动方程、状态方程、输出方程。（8分）
8、如下图所示，计算G1的输出端最多可以驱动多少个同样的反相器。已知图中TTL反相器的高电平输入电流IIH=40u A,低电平输入电流IIL=-1毫安，VOH=3.6V时允许的最大输出电流IOH（max）=-0.4毫安,VOL=0.2V时允
第 39 页 共 46 页
许的最大输出电流IOL（max）=12毫安。（6分）
9、用四选一数据选择器实现逻辑关系Z?A?BC?AB?C?ABC??ABC。已知四选一数据选择器在S=1时的逻辑功能表达式为：
?A0?）???DY?D0(A1?D（?D（（。（8分） 1A1A0）2A1A0）3A1A0）
第 40 页 共 46 页
GDOU-B-11-302
广东海洋大学 20 ——20 学年第 学期
班级：《数字电子技术基础》课程试题
课程号： 16632205
√ 考试 □ 考查
√ A卷 □ B卷
√ 闭卷 □ 开卷
姓名： 题 号 各题分数 密 一 10 二 20 三 20 四 20 五 5 六 25 总分 100 阅卷教师 实得分数 学号： 一、判断题（对的打“√”，错的打“×”，每小题一分。共10分）
（ ）1、OC门的输出接在一起可实现线与。
（ ）2、单稳态触发器的输出脉冲宽度大于输入脉冲宽度。 （ ）3、编码器的输出端比输入端多。
（ ）4、电平触发的触发器存在 “空翻”现象。
（ ）5、通常用T（或改接后）触发器构成同步二进制计数器。 （ ）6、n变量的全部最小项之和为0。 （ ）7、A?试题共五页加白纸二张封A?A?A3。
（ ）8、ABC?A?B?C。
（ ）9、可编程逻辑器件（PLD）的逻辑功能是由用户通过对器件编程来设
第 41 页 共 46 页
线 定。
（ ）10、非方波信号经施密特触发器后变为方波信号。
二、填空题（每空2分。共
20分）
1、（35）10=（ ）2。 2、（0101）余3码=（ ）10。 3、写出右图所示电路的输出状态。
4、mi和mj（i≠j）为两个最小项，则mi×mj=（ ）。
5、A?1=（ ）。
6、n位二进制译码器有（ ）个输出端。 7、（-24）10=（ ）补码（用八位二进制码表示）。 8、ROM由地地址译码器、（ ）和输出缓冲器等组成。 9、A(B?C)?B?C=（ ）。
10、半导体存储器的容量为1k×4位，则该存储器有（ ）个地址。
三、选择题（每小题2分。共20分）
1、若逻辑功能是“有0出0，全1出1”，则为（ ）逻辑。 A、与。 B、或非。 C、异或。 D、同或。 2、（25）10=（ ）8421。
A、0010 1000 B、0010 0101 C、0101 1000 D、11001 3、CMOS与门（与非门）多余端的最佳处理方法是（ ）。 A、接地。 B、接电源。 C、悬空。 D、接到使用端。 4、若需寄存4位二进制数，则需（ ）个触发器。 A、一。 B、二。 C、四。 D、八。
5、由3个非门接成的环形振荡电路的周期是（ ）（每个门电路的延迟时间都是tpd）。
A、1.5tpd。 B、3tpd。 C、6tpd。 D、9tpd。 6、（ ）是8421码的伪码。
A、0111． B、0001。 C、1001。 D、1010。 7、下列电路中，（ ）属于时序逻辑电路。
A、数据选择器。 B、译码器。 C、全加器。 D、寄存器。 8、若JK触发器的JK=（ ）时，其输出状态将保持不变。 A、00 B、01 C、10 D、11
9、TTL与门的输入端悬空时相当于输入为（ ）。
第 42 页 共 46 页
A、逻辑1 B、逻辑0 C、0.1V的电平 D、不确定
10、四位右移移位寄存器的现态为1011，则下一时钟到来后的状态为（ ）。 A、1011或0101 B、0101或1101 C、1101或1110 D、1111或0111
四、电路分析（1、2小题各5分， 3小题各10分。共20分）
1、74LS138为八选一数据选择器，它的输出函数式为：（5分）
Y?G(A2A1A0D0?A2A1A0D1?A2A1A0D2?A2A1A0D3?A2A1A0D4?A2A1A0D5?A2A1A0D6?A2A1A0D7)试写出下图所示电路的输出函数式F的最简与或式。
2、试回答下图所示电路是几进制计数电路？
第 43 页 共 46 页
3、电路如下图所示，写出电路的驱动方程、次态方程，作出状态转换图，并说明电路的逻辑功能。（10分）
五、回答问题并画波形图（5分）
第 44 页 共 46 页
将下图所示触发器改接成T?触发器，并画出改接后在CP和RD信号作用下输出端Q的波形。触发器的初态为0。
六、电路设计（1小题10分，2小题15分。共25分）
1、用555定时器和0.47μF的定时电容器（其他元件自定）设计一个频率约为1kHz、占空比为0.5的多谐振荡器。
2、有一水箱由大、小两台水泵ML和MS供水，如图所示。水箱中设置了三个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和MS同时工作。试用与非门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。（提示：用卡诺图化简含有无关项的逻辑函数）
第 45 页 共 46 页
第 46 页 共 46 页