17. 简述CRC码的纠错原理。
18. 试述先行进位解决的问题及基本思想。 19. 简述十进制加法器的工作原理。 20. 简述运算器的功能。
21. 说明定点运算器的组成及各部分的作用。 22. 说明浮点运算器的组成及各部分的作用。
23. 说明运算器的条件寄存器中有哪些标志状态位及其作用。
24. 说明实现补码两位乘法，需要在实现原码一位乘法的运算部件中增加哪些线路？ 四、运算题
1. 将十进制数85.375转换为二、八、十六进制数。 2. 将十六进制数（CE.B）16转换为二、八、十进制数。
3. 分别计算用二进制数表示5位和6位十进制数时所需的最短二进制位的长度。 4. 已知x=（-101100）2，设机器字长为8位，求x的原码、反码、补码和移码，并用十六进制形式表示。
5. 已知x=（-0.8125）10，设机器字长为8位，求x的原码、反码、补码和移码，并用二进制形式表示。
6. 写出表A.1中各数的原码、反码、补码和移码表示（用8位二进制数）
表A.1 题6表
十进制数 -35/64 23/128 -127 定点小数的-1 定点整数的-1 定点整数的-128 二进制真值 原码表示 反码表示 补码表示 移码表示
7. 在采用8位二进制数定点整数的情况下，分别写出下列W、X、Y、Z的真值。 （1）[W]补=[X]原=[Y]反=[Z]移=00H （2）[W]补=[X]原=[Y]反=[Z]移=80H （3）[W]补=[X]原=[Y]反=[Z]移=FFH
8. 字长为8位的定点小数的原码和补码的表示范围分别为多少？ 9. 将下列十进制数表示成二进制规格化数（采用8位二进制补码表示）。 （1）27/64 （2）-27/64
10. 写出下列十进制数的IEEE754单精度浮点数编码。
（1）0.15625 （2）-0.15625 （3）16 （4）-5 11. 将下列十六进制的IEEE单精度浮点数代码转换成十进制数值表示。
（1）42E48000 （2）3F880000 （3）00800000 （4）C7F00000 12. 已知x=0.1011，y=,0.0011，求[0.5x]补，[0.25x]补，[-x]补，[-2x]补，[0.5y]补， [0.25y] 补，[-y]补，[-2y]补，[x+y]补，[x-y]补。
13. 已知x=－0.01111，y=0.11001，用补码计算[x+y]补、[x－y]补、x+y、x－y。 14. 已知x和y，用变形补码计算x+y、x-y。
（1）x=0.11011，y=0.11111 （2）x=0.1101，y=－0.1011 15. 已知x=－0.1101，y=－0.1011，用原码一位乘法和布斯乘法计算x×y。 16. 已知x=－0.01101，y=0.10100，利用补码两位乘法计算x×y。
17. 已知x=0.1011，y=－0.1101，分别用原码恢复余数法和原码不恢复余数法求x/y。 18. 用浮点加法流程对数据0.5和0.4375进行二进制加法操作，假定可存储4位尾数。 19. 设浮点数的阶码为4位（含阶符），尾数为6位（含尾符），均采用补码表示：下列
数据x、y中的指数和小数部分均为二进制真值。 （1）x=2010×0.1101，y=2011×（－0.1010），求x+y。 （2）x=2
-010
×（－0.1111），y=2
-100
×0.1110，求x－y。
20. 一个8位寄存器中的十六进制数C5H，连续经过一次算术右移，一次逻辑左移、一次大循环右移、一次循环左移。写出每次移位后寄存器的内容和进位标志C的状态。 21. 已知[x]补=0.1011，[y]补=1.1011，求算术左移、逻辑左移、算术右移、逻辑右移后，
x与y的值。 五、设计题
1. 求下列信息码的奇校验码和偶校验码（设校验位在最低位）。
（1）1011011 （2）1000001 （3）1110001 （4）1111111 2. 求信息码10010001的海明校验码。
3. 利用生成多项式G（x）=x+x+1，求信息码1001和1111的CRC码。
4. 一个4位信息码，以G（x）=x3+x+1为生成多项式进行CRC编码，若经传输后接收到的编码为0010011，判断所接收的编码是否正确。
3
5. 某4位加法器进位链中的进位信号为C4C3C2C1，低位来的进位信号位为C0，分别按串行进位方式和并行进位方式写出C4C3C2C1的逻辑表达式。 6. 图A.1给出了实现补码乘法的部分硬件框图。
（1）将逻辑门AND1和AND2的输入信号填写正确。
（2）按补码乘法规则将给定的算式的乘法完成，写出X×Y的真值。 （3）将乘法运算初态和终态时三个寄存器中的数据填入表A.2中。 00. 0 0 0 0 0 1 0 0 1 1 0 0 → 00. 0 0 0 0 0 0 1 0 0 1 1 0 00. 1 1 0 0 1
00. 1 1 0 0 1
→ 00. 0 1 1 0 0 1 0 1 0 0 1 1 → 00. 0 0 1 1 0 0 1 0 1 0 0 1 图A.1 硬件框图（略） 表A.2 题6表
寄存器 运算初态 运算终态 A B C