实验报告与要求：
1.总结QuartusII软件设计的过程及步骤。
2.画出实验中的两张仿真波形。分析功能仿真和时序仿真的不同。
- 13 -
实验二：数据选择器和译码器功能验证
实验目的和要求：
1、使用EDA软件验证集成组合电路。
2、了解集成组合电路的内部电路结构及其功能。 实验内容：
1.优先10－4编码器74147的功能测试 1）画出如下图所示的原理图。
74147n1n2n3INPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCinstn4n5n6n7n8n91N2N3N4N5N6N7N8N9NANBNCNDNOUTPUTabcdOUTPUTOUTPUTOUTPUTENCODER
2）准备如下图所示的仿真波形。
3）画出仿真结果，并为74147画一张功能表。 2.译码显示电路功能测试（74248） 1）画出如下图所示的原理图。
- 14 -
74248abINPUTVCCINPUTVCCINPUTVCCINPUTVCCcdVCCABCDRBINBINLTNinstRBONOAOBOCODOEOFOGOUTPUTOUTPUToaobocodoeofogOUTPUTOUTPUTOUTPUTOUTPUTOUTPUTBCD TO 7SEG
2）按下表进行引脚分配。 输入端 a b c d 引脚 PIN_39 PIN_38 PIN_37 PIN_36 SW SW1 SW2 SW3 SW4 字形 输出端 oa ob oc od oe of og 引脚 PIN_91 PIN_92 PIN_95 PIN_96 PIN_97 PIN_98 PIN_99 数码管 a段 b段 c段 d段 e段 f段 g段 字形 3）下载到开发板。观察数码管上显示的字形，并填写下表。
D C B A 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1
3.数据选择器功能验证（74151）
74151是一个8选1的数据选择器，画一张数据选择器的验证原理图，并进行仿真，完成下面的功能表。
输入 A2 A1 A0 X X X 0 0 0 0 0 1 0 1 0 0 1 1 GN 1 0 0 0 0 - 15 -
D C B A 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 输出 Y WN 1 0 0 1 0 1 1 1 0 1 1 1
4.全加器功能验证（74151）
0 0 0 0 1）74151有2个独立的1位全加器，先画出一张1位全加器的验证原理图，再进行仿真，并画出仿真波形图。
2）试用74151实现2位串行进位的全加器，画出原理图，并验证其功能。 思考题：可否将编码器74147和译码器74248结合使用，然后在电路板上验证。（注意高低电平有效，电路中间需要一些非门转换）。 实验报告与要求：
1.完成实验内容中要求的各项任务。
2.分析译码器74248的三个引脚（RBIN、BIN、LTN）的功能是什么？用仿真分析并证明。
3.按照要求画出所需的原理图、功能表和波形图。
- 16 -