与一片译码器T1154，经扩展成九位地址输入后，可选中512个字，其电路连接图如图7-2所示。九位地址码ABCDEFGHI中，I为最高位，A为最低位。当T1154译码器输入FGHI=0000时，Y0输出有效，选中SD805-（1），决定0～31字，当FGHI=1000时，选中SD805-（2），决定32～63字......，其余类推。当FDHI=1111时，选中SD805-（16），即决定479～511字。
1 2 3 4 5 6 7 8
Y1Y2Y3Y4Y5Y6Y7Y8 Y1Y2Y3Y4Y5Y6Y7Y8 Y1Y2Y3Y4Y5Y6Y7Y8
S SD805-（1） S SD805-（2） S SD805-（16）
A0 A1 A2 A3 A4 A0 A1A2 A3 A4 A0 A1 A2 A3 A4
Y0Y1 Y15
T1154 A B C D E A0 A1 A2 A3 SA
F G H I S
地址输入
图7-2 扩大存储器地址连接图
例7-3 试用SD805 32×8bit PROM构成容量为128×2 bit PROM。 解：此题是增加地址（字数）、减少位数。可用一片SD805外加双4选1数据选择器T1153来实现。因为SD805容量为32字×8位，即有32×8=256个存储单元，正好满足128字×2位ROM的容量，电路连接图如图7-3所示。通过七位地址输入端ABCDEFG对128寻址，其中A是最低位，G是最高位，字选地址表如表7-2所示。
例7-4 有两个两位二进制数, 它们都是正整数, 试用ROM实现对这两个数的乘法运算。 解：此例是利用ROM实现组合逻辑电路的设计问题。依照所要求的电路功能，可按两个2位二进制数的乘法运算列出真值表。在用ROM实现电路时，可用输入信号取值组成的代码作为地址代码构成地址译码器，其输出即是存储器的字线，译码器的结构用与阵列表示。对应于输入取值经乘法运算后所得的二进制数，作为一个字的信息存储在相应字线指示的存储单元中。每1位二进制数对应一条位线，各条位线的函数关系用或阵列表示，位线通过输出电路输出。依照题意，分别设这两个二进制数是A1A0和B1B0，设输出函数F，因为输出函数F是十进制数9，所以应该用四位二进制数表示输出函数F。列出电路真值表如表7-3所示，利用ROM实现的乘法器的与或阵列图如图7-4所示。
247
表7-2 字选地址表 AB 地址 C D E F G 0 0 0 0 0 1 0 0 0 0 1 1 1 1 1 0 0 Y1 Y5 W1 W5 W125 1 0 Y2 Y6 W2 W6 W126 0 1 Y3 Y7 W3 W7 W127 1 1 Y4 Y8 W4 W8 W128
0 0 G MUX 1 3 Y1Y2Y3Y4Y5Y6Y7Y8 S SD805 A0 A1 A2 A3 A4 S C D E F G B A EN 0 1 T1153 2 3 EN 0 1 2 3 1W 输出 2 位 2W 图7-3 用SD805实现128×2位ROM
表7-3 例7-4电路真值表 A1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 与
阵
列
F0 F1
F2
F3
图7-4 例7-4阵列图
例7-5 芯片CT4161功能和PROM组成图7-5所示电路。要求： （1）分析CT4161功能，说明电路的计数长度。 （2）分析W、X、Y、Z的函数表达式。
（3）在CP作用下，分析W、X、Y、Z端顺序输出的8421BCD码的状态，并说明电路的功能。
解：（1） CT4161是同步16进制计数器，QD、QC、QB、QA状态由0000，0001到1111，
A0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 B0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F3 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 F2 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 0 F1 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 F0 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1
B0 B0 B1 B1 A0 A0 A1 A1 或 阵 列
248
A B C “1” D S1 S2 QA QB QC QD LD CT4161 QCC CLR A B C D 或 阵 列 CP ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 与 阵 列 W X Y Z
图7-5 例7-5阵列逻辑图
再重复。
（2） W、X、Y、Z的函数表达式为： W = Σm（5，11，12，14）
X = Σm（2，4，7，8，10，13） Y = Σm（0，6，7，9，13，15）
Z = Σm（0，1，3，4，5，8，9，10，12，13，14，15）
（3）WXYZ端顺序输出为3141592653589793的8421BCD码。因此该电路是一个能产生16位的π函数发生器。
例7-6 用EPROM设计一个字符发生器。 解：字符发生器是显示器中常用的逻辑部件。它将各种字母、数字及符号预先存储在ROM中，只要给出适当地址码，就能将这些字符读出来，并驱动显示器显示这些字符。图7-6给出了用7×5字符发生器存储字符“E”的原理。图中存储体有七行五列，构成7×5点阵。
根据字符的形状可在存储单元中存入1或0，然后顺序地给出地址码，就可以读出各行的内容，每读一行，原来存储“1”的地方出现光点，全部光点就组成一个字符。 × × × × ×
A2 地×
址× A1 译× × × × 码× A0 器 ×
× × × × ×
F4 F3 F2 F1 F0
图7-6 7×5“E”字符发生
器
例7-7 试设计产生图7-7所示四路周期信号的逻辑电路（采用ROM设计电路）。
249
CP
0 1 2 3 4 5 6 78 9 10 1112 1314 15 0 t 0 Y0 Y1 Y2 Y3
0 0 0 0 0 0 0 1 图7-7 四路周期信号
1 0 0 t 0 0 0 0 0 0 0 0 0 t t t t 解：由图7-7看出，要求产生的四路信号是周期为16的四组同步序列，如表7-4所示。 用一个模16同步加法计数器产生四位地址，计数器状态由状态0～15循环转换，每个状态便给出一组四位地址。随着计数器状态的循环转换，地址循环选通，从ROM输出端就得到四组同步序列。为了使四组同步序列符合真值表7-4，必须依据序列要求给ROM正确编程，为此，由表7-4得
Y3 = W1 + W2 + W5 + W6 + W9 + W10 + W13 + W14 Y2 = W2 + W3 + W4 + W5 + W10 + W11 + W12 + W13 Y1 = W4 + W5 + W6 + W7 + W8 + W9 + W10 + W11 Y0 = W8 + W9 + W10 + W11 + W12 + W13 + W14 + W15
表7-4 例7-7真值表 计数器状态 Q3 Q2 Q1 Q0 W 0 0 0 0 W0 0 0 0 1 W1 0 0 1 0 W2 0 0 1 1 W3 0 1 0 0 W4 0 1 0 1 W5 0 1 1 0 W6 0 1 1 1 W7 1 0 0 0 W8 1 0 0 1 W9 1 0 1 0 W10 1 0 1 1 W11 1 1 0 0 W12 1 1 0 1 W13 1 1 1 0 W14 1 1 1 1 W15 字线序列输出 Y3 Y2 Y1 Y0 0 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0 1 1 0 1 1 1 0 1 0 1 0 0 0 1 0 0 0 1 1 1 0 1 1 1 1 1 1 0 1 1 1 0 1 0 1 1 1 0 1 1 0 0 1 0 0 0 1
上式很容易用二极管或多发射极晶体管构成的存储矩阵予以实现，所以用一片中规模四位二进制计数器和一个16字×4位ROM就可以实现题意功能，逻辑框图如图7-8所示。
250