dec ebx .endw loop again restore: pop edi ; 恢复子程序中使用过的寄存器 pop esi pop ecx pop ebx pop eax pop ret Bubble endp end main ebp 2*4 ;清理栈中的参数 ;end of Bubble ;end of assembly 39

第六章 微机总线 6.1.选择 1. 地址总线为20位的微处理器可直接寻址的最大范围是（ ）。 A 1MB B 16MB C 64MB D 4GB 2. 8086的INTR信号线表示（ ） A 可屏蔽中断响应 B 不可屏蔽中断 C 可屏蔽中断 D不可屏蔽中断响应 3. 当控制线READY=0时，应在（ ）之间插入等待周期Tw A T1和T2之间 B T2和T3之间 C T3和T4之间 D 任何时候 4. 8086的NMI信号线表示（ ） A 可屏蔽中断响应 B 不可屏蔽中断 C 可屏蔽中断 D不可屏蔽中断响应5. 8086的READY信号线表示（ ） A 就绪 B 复位 C 时钟 D 测试 6. 8086的HOLD信号线表示（ ） A 总线请求 B 总线响应 C 中断请求 D 中断响应 7. 8086的写总线周期在T1状态（ ） A 完成数据传送 B 输出地址 C 输出控制信号 D 检测数据传送 8. 8086的写总线周期在T2状态（ ） A 完成数据传送 B 输出地址 C 输出控制信号 D检测数据传送 9. 8086的写总线周期在T3状态（ ） A 完成数据传送 B 输出地址 C 输出控制信号 D 检测数据传送 10. 8086的写总线周期在T4状态（ ） A 完成数据传送 B 输出地址 C 输出控制信号 D 检测数据传送 11. MB/s的含义是 （ ） A 总线上每秒传输的最大数据量 B 总线上每秒传输的最大字节量 C 总线上每秒传输的二进制位数 D 总线上每秒传输的十进制位数 12. 总线上每秒传输的最大字节量称为 （ ）。 A 总线位宽 B 总线字宽 C 总线带宽 D 数据位数 13. 串行通信适用于微机间 （ ）的数据传送。 A 不同类型 B 同类型 C 近距离 D 远距离 14. 并行通信适用于微机间 （ ）的数据传送。 A 不同类型 B 同类型 C 近距离 D 远距离 15. USB是一种 （ ） A 通用的串行总线接口 B 通用的并行总线接口 C 新型的微机内部总线 D 新外设标准插头 40

6.2.名词解释 1. 芯片总线:大规模集成电路芯片内部或系统中各种不同器件连接在一起的总线. 2. 内总线:微机系统中功能单元与功能单元间连接的总线. 3. 外总线:微机系统与其外设或微机系统之间连接的总线 4. 总线仲裁:确定使用总线的主模块,目的是避免多个主模块同时使用时占用总线, 确保任何时候总线上只有一个模块发送信息. 5. 总线带宽:单位时间传送的数据量,也成总线 6. 总线时序:描述总线信号随时间变化的规律以及总线信号的相互作用. 7. 指令周期:一条指令在处理器中从取指、译码到最终执行完成的过程 8. 总线周期：伴随着数据交换的总线操作 9. 机器周期：完成一个基本工作所需要的时间。 10. 时钟周期：每个时钟脉冲的持续时间。 11. 存储器读：处理器从存储器读取代码或操作数。 12. 存储器写：处理器向存储器写入操作数。 13. I/O读：存储器从外设读操作数 14. I/O写：存储器向外设写操作数 15. ALE：地质所存允许，是一种三态输出高电平有效的信号 6.3.判断 1. 低电平有效是指信号为低电平时候表示信号的功能。T 2. 处理器读取存储器操作数时和读取代码时，都发生存储器读的总线操作。T 3. 8086准备好READY引脚输出给存储器或外设有效信号，表明处理器准备好交换数据了。F 4. 8086总线周期的T1状态发出地址，属于总线操作的寻址阶段。T 5. 总线操作的同步时序是指总线操作的各个过程由共用的总线时钟信号控制。T 6. 总线操作的半同步时序是指总线操作仍由共用的总线时钟信号控制，但慢速模块可以通 过等待信号让快速模块等待。T 7. 总线操作的异步时序是指总线操作需要握手（Handshake）联络（应答）信号控制， 总线时钟信号可有可无。T 8. 能够控制总线传输信息的设备称为从设备。F 9. 处理器引脚是典型的芯片总线。T 10. 现代微型计算机采用分级总线结构，以适应不同部件的要求。T 11. 高性能总线都支持数据块传送，即猝发传送。T 12. 某一时刻可以有多个主模块控制总线。F 13. 总线类似于一个“公路网”，通过不同的总线把系统内的各个模块连接起来。T 14. 总线信号并不是各自独立发挥作用，而是相互配合实现总线操作。T 15. 处理器通过引脚对外操作主要有存储器读，存储器写，I/O读，I/O写四种操作。T 6.4.填空 1. 某个处理器具有16个地址总线，通常可以用A 0 表达最低位地址信号，用A 15 表达最高地址信号。 2. 8086有3个最基本的读写控制信号，它们是M/IO、 /WR 和 /RD 。 41

3. 8086执行指令“MOV AX, [BX]”时，在其引脚上将产生 存储器读 总线操作；执行指令“MOV [BX], AX”时，在其引脚上将产生 存储器写 总线操作。 4. 8086无等待的总线周期由 4 个T状态组成，Pentium无等待的总线周期由 2 个T状态组成。 5. 占用总线进行数据传输，一般需要经过总线请求和仲裁、 寻址 、数据传送 和结束4个阶段。 6. 总线按照信号分类可以分为数据总线， 地址总线 ， 控制总线 。 7. 总线按照信号分类可以分为 数据总线 ， 地址总线 ，控制总线。 8. 总线按照数据传输方式分为 并行总线 和 串行总线 。 9. 8086处理器的数据总线为16位，时钟频率为5MHz，那么实现一次16为数据传送的总线带宽是_20?10b/s。而对于系统时钟频率为66MHz的Pentium处理器来说，其2-1-1-1的猝发传送周期用5个时钟传送32个字节数据，则其总线带宽是 422.4MB/S 。 10. 通常情况下，我们用AB表示地址总线,那么 DB 表示数据总线, 用 CB _表示控制总线。 11. 位于集成电路内部的总线被称为 芯片 总线。用于同一块印刷电路板上的总线是 内 总线。 12. 总线仲裁的方法有用 集中仲裁 和 分布仲裁 。 13. 通常总线带宽与位宽成 正 比，如果总线的频率为88MHz，总线的位宽为8位，则总线的带宽应为_________。 14. 外部总线也称为 通信 总线，其表现形式是位于微机后面板上的一些 _外部接口_。 15. IA32处理器进行串行传送时，需要 1 根传输线；并行传送时，每个数据位都需要 1 条单独的传输线。 66.5.简答题 1. 为什么称处理器的数据总线是双向的？ 答：数据总线承担着处理器与存储器、外设之间的数据交换既可以输入也可以输出故其是双向的。 2. 8086的地址和数据总线为什么要分时复用？ 答：为减少引脚个数，8086采用了地址总线和数据总线分时复用。即数据总线在不同时刻还具有地址总线的功能。 3. 具有三态能力的引脚输出高阻意味着什么？ 答：相当于连接了一个阻抗很高的外部器件，信号无法正常输出；即放弃对该引脚的控制，与其它部件断开连接。 4. 总线周期中的等待状态是个什么工作状态？ 答：处理器的运行速度远远快与存储器和I/O端口。处理器检测到存储器或I/O端口不能按基本的总线周期进行数据交换时，插入一个等待状态Tw。等待状态实际上是一个保持总线信号状态不变的时钟周期。 5. 猝发传送是一种什么传送？ 答：处理器只提供首地址。但可以从后续连续的存储单元中读写多个数据。 6. 8086处理器的输入控制信号RESET，HOLD的含义各是什么？当它们有效时，8086 CPU将出现何种反应？ 答：RESET:复位输入信号，高电平有效。该引脚有效时，将迫使处理器回到其初始状态；转为无效时，CPU重新开始工作。 42