计算机组成原理课后习题答案一到九章 下载本文

1 0000 0000 0000 0000 ~ 1 0011 1111 1111 1111 1 0000H ~ 1 3FFFH

16KSRAM 第二片

1 0100 0000 0000 0000 ~ 1 0111 1111 1111 1111 1 4000H ~ 1 7FFFH

16KSRAM 第三片

1 1000 0000 0000 0000 ~ 1 1011 1111 1111 1111 1 8000H ~ 1 BFFFH

16KSRAM 第四片

1 1100 0000 0000 0000 ~ 1 1111 0111 1111 1111 1 C000H ~ 1 F7FFH

14KSRAM 第五片 (14K)

1 1111 1000 0000 0000 ~ 1 1111 1111 1111 1111 1 F800H ~ 1 FFFFH 2K

I/O 地址

(2)试画出主存芯片与CPU的连接逻辑图。 A16~14进行片选,每根片选信号的选中范围是16K: 8KROM 1片只能用8K,OE0=Y0+A13

Y0?A13、Y1、Y2 用于选择

40K备用区

16KSRAM 第一片 OE1=Y3 16KSRAM 第二片 OE2=Y4 16KSRAM 第三片 OE3=Y5 16KSRAM 第四片 OE4=Y6 16KSRAM 第五片 OE5=Y7+A13A12A11

Y7?A13A12A11 用于选择

I/O 地址

4.9 已知某8位机的主存采用4K×4位的SRAM芯片构成该机所允许的最大主存空

间,并选用模块板结构形式,该机地址总线为18位,问:

(1)若每个模块板为32K×8位,共需几个模块板?

(2)每个模块板内共有多少块4K×4位的RAM芯片?请画出一个模块板内各

芯片连接的逻辑框图。

(3)该主存共需要多少4K×4位的RAM芯片?CPU如何选择各个模块板? 答:

(1)主存总容量 218×8=256K×8,∵每个模块板为32K×8位,∴ 共需256K/32K=8个模块板。

(2)每个模块板内共有32K×8位/4K×4位=16片RAM芯片。 一个模块板内各芯片连接的逻辑框图:

(3)该主存共需要16×8=128片4K×4位的RAM芯片。用地址高3位,通过3-8译码器形成各模板选择信号。

4.10 64K×1位DRAM芯片通常制成两个独立的128×256阵列。若存储器的读/写周期为0.5μs,则对集中式刷新而言,其“死区”时间是多少?如果是一个256K×1位的DRAM芯片,希望能与上述64K×1位DRAM芯片有相同的刷新延时,则它的存储阵列应如何安排?

解:⑴ 两个独立的128×256阵列共128×2=256行,读/写周期为0.5μs

对集中式刷新而言,其“死区”时间为:256×0.5μs=128μs

⑵ 要求256K×1位的DRAM芯片与64K×1位DRAM芯片有相同的刷新延时,则存储阵列的行数应一致,即为256行,所以256K×1位的DRAM芯片的存储阵列应安排为256×1024,即分为两个独立的128×1024的阵列。

4.11 某磁盘组有16个数据记录面,每面有256个磁道,每个磁道分为16个扇区,

每个扇区包括512字节,已知磁盘内磁道直径为10英寸,外磁道直径为14

英寸,转速为3600r/min, 磁头平均定位时间为15ms,求: (1)该磁盘组最大存储容量是多少?

(2)该磁盘组最大位密度、磁道密度是多少? (3)该磁盘的平均存取时间、数据传输率是多少?

答:(1)该磁盘组最大存储容量是:C=n×T×S×B=16×256×16×512B=32MB=225B

(2)最大位密度 16×512×8/10π=2087位/英寸=2087bpi

磁道密度256/(14/2-10/2)=256/2=128道/英寸=128 bpi (3)平均存取时间

数据传输率:Dr=16×512×8×3600/60=3932160bit/s=491520B/秒=480KB/s

平均等待时间:60/(3600×2)=8.3ms 平均存取时间:8.3+15=23.3 ms

考虑:启动延迟+传送一个扇区数据所需的时间。启动延迟未给,忽略。 传送一个扇区数据所需的时间=512B/480KB≈1.042ms 平均存取时间:8.3+15+1.042≈24.3ms

4.12 若某机磁盘子系统共有4台驱动器,每台驱动器装有与上述磁盘组相同的磁

盘组,请设计该磁盘子系统的地址格式。 答:

17 16 15 8 7 4 3 0 驱动器号(2位) 圆柱面号(8位) 盘面号(4位) 扇区号(4位) 4.13 Cache的通写和回写指什么?二者各有何优缺点?

答:Cache的通写和回写都是主存——Cache系统的更新策略问题。

Cache的通写又叫全写法,是指当CPU写Cache时,同时也更新该Cache块在主存中的相应内容,即写Cache的同时写主存。

Cache的回写又称写回法,是指当CPU写Cache时,不同时更新该Cache块在主存中的相应内容,即不写主存,而只在出现该Cache块的内容被替换出Cache时才写主存。

全写法的优点是能够保持Cache与主存的内容一致。缺点是无谓写较多,例如在写中间结果时,将增加系统开销。

写回法的优点是:可以提高系统的写操作的速度;减少主存的写操作次数。缺点是用写回法的Cache中的数据有时可能与主存中的不一致。4.14 访问主存的地址是20位(A19- A0),数据总线为8位,分别计算下列各种情况下标识Cache和数据Cache的大小,并画出对应的结构框图。

(1)全相联映象,内容Cache大小为1024;(2)直接映象,A15-A0作为索引; (3)两路组相联映象,A14-A0作为索引; (4)4路组相联映象,A13-A0作为索引;

(5)8路组相联映象,A12-A0作为索引; 答:

(1)全相联映象,内容Cache大小为1024时:

标识Cache的大小为:1024×20;数据Cache的大小为:1024×8。 (2)直接映象,A15-A0作为索引时:

标识Cache的大小为:216×4;数据Cache的大小为:216×8。 (3)两路组相联映象,A14-A0作为索引时:

标识Cache的大小为:215×20;数据Cache的大小为:1024×8。