图2-4 CDCEL937内部结构图

其中Xin/CLK和Xout分别为晶振输入（8~32MHz）/时钟输入（8~160MHz）、晶振输出；S0、S1/SDA和S2/SDL为三个控制引脚，用来实现对芯片的各种操作控制，SDA和SDL为串行编程引脚；Y1~Y7为7个输出通道，最高输出频率为230MHz；VDD和Vddout为电源脚，均采用1.8V供电。

CDCEL937还具有以下优点：①输入信号可采用晶振，也可采用低压CMOS时钟信号，当采用晶振时内部负载电容可编程设置为0~20PF，此时不需再外接电容构成晶体振荡电路；②每个PLL都支持SSC（Spread-Spectrum Clocking，扩展频谱时钟控制），可以有效降低电磁干扰；③基于内部PLL频率和分频系数设置，片内环路滤波器能自动调整参数以保证整个PLL环路的稳定性和传输特性达到最佳；④支持EEPROM掉电存储编程，从而降低了系统的控制要求。

对CDCEL937的编程涉及较多寄存器值的计算，TI公司提供了专门的辅助设计软件“ClockPro(TM) 程序设计软件”，其界面如图2-5所示。

图2-5

ClockPro(TM) 程序设计软件主界面

该软件为CDCEL937的设计提供了非常方便的途径，通过在可视化界面上设置各项参数，我们就能利用ClockPro(TM)自带的工具查看各寄存器的值，从而大大简化了编程的复杂度。详细的使用说明可以参照相关应用文档。

2.2 调制解调电路

调制解调是无线通信系统中最重要的组成部分，它把要传输的基带信号转变成适合的在无线信道中传输的信号并在接收端将其还原，因此在有线通信与无线

第21页

通信之间起着桥梁性作用。常见的调制解调方式在第1章中已详细介绍，下面将逐一讨论其电路设计。

2.2.1 AM（ASK）的产生及解调电路

AM信号的产生通常由乘法器实现，根据(1.1-2)可知，将调制信号与载波相乘即可得到AM信号，利用AD835实现

的电路如图2-6所示。AD835是ADI公司

推出的宽带、高速、电压输出型四象限模拟乘法器，最高工作频率为250MHz,线性度好，且外围电路简单，可靠性高。输出

W=XY+Z，X=X2-X1，Y=Y2-Y1；IN1端 图2-6 调幅电路

接调制信号，IN2端接载波信号，当Z接地时，产生满调幅信号；Z接载波信号时，通过改变调制信号的幅度，可以改变调幅度。

ASK信号可以看作特殊的AM信号（调制信号为数字信号），因此也可以通过上述方式产生；另外，ASK还可以通过键控的方式产生，在此不作介绍。

一般AM信号的解调采用二极管包络检波，电路简单易调。因为解调输出的信号比较微弱，需要进行放大处理，输出数字信号时还需作整形处理。图2-7为二进制ASK信号的解调电路，采用单电源+5V供电。

图2-7

ASK解调电路

在上述电路中，ASK信号以差分形式输入仪表放大器INA331，左上方的单电源运放OPA335连接成射极跟随的形式，给INA331提供2.5V的偏置电压，INA331输出与输入的关系为

，

；

差分放大后的信号经过包络检波、放大、比较整形，恢复出原始调制信号。 2.2.2 FM（FSK）的产生及解调电路

产生FM信号的常见方法在第1章中已经作了简要介绍，具体原理如图1-7所示。下面首先给出常见的几种利用锁相环进行调制解调的电路设计。

第22页

①

NE564调制解调

NE564是56系列中工作频率高达50MHz的超高频通用单片集成锁相环，由输入限幅器、鉴相器、压控振荡器、放大器、直流恢复电路和施密特触发器六大部分组成，其内部结构图如图2-8所示。最大锁定范围达±12％f，输入阻抗大于50kΩ，电源电压5～12V，典型工作电流60mA。

图2-8

NE564内部结构

NE564内部的限幅器采用差动电路，高频性能很好，在输入幅度不同的条件下，产生恒定幅的输出电压，作为鉴相器的输入信号。在接收FM或FSK信号时，对抑制寄生调幅、提高解调质量是很有利的；压控振荡器采用改进型的射极耦合多谐振荡器，并有TTL和ECL兼容的输入输出电路；放大器由差动对组成；施密特触发器与直流恢复电路共同构成FSK信号解调时的检波后处理电路。

NE564用来实现FM（或FSK）调制时，调制信号可由6脚或环路滤波器的4、5脚输入，图2-9为通过6脚输入的FSK调制电路。通过调整4、5脚间的滑动变阻器，可以改变FM信号的中心频率；2脚提供偏置电流，影响鉴相器的灵敏度，偏置电流越大，灵敏度越高。为了改善磁滞现象，可以用10K的电位器连接+5V到地，同时用2K电阻连接电位器分压端和2脚。

图2-9

5MHz的FM调制电路 第23页

NE564还可以用来实现FM（或FSK）解调，原理如图2-10所示。由于VCO具有近似线性的压控特性，当输入信号与VCO输出信号的频率同步时，则VCO输入电压是与输入频率成比例的直流电压。因此，PLL电路可以实现FM信号的解调。另外，被解调信号的上限频率由环路滤波器决定。当环路滤波器的时间常数较小时，解调信号频率可以达到高频，但剩余很多载波的纹波成分。解调之后若再用滤波器滤除载波，由于滤波器位于PLL环路之外，不影响环路的稳定性。

滤除调制载波成分的滤波器信号输入（已调信号）信号输出（解调信号）鉴相器环路滤波器VCO

图2-10 PLL实现FM解调的原理框图

基于以上原理的FM解调电路如图2-11所示，其中输入信号交流耦合到6脚，解调信号通过14脚输出；4、5脚的电容组成了环路滤波，14脚的电容为后级滤波（也可采用其他的滤波方式），不在环路内。另外，由于VCO的转换增益不是太高，为了获得最佳的解调效果，输入信号的最大频偏一般应大于1%（相对于载波）或者更高。

图2-11 5MHz的FM解调电路

②

CD4046解调

CD4046是TI公司生产的一款微功耗低频锁相环，广泛应用于FM解调、FSK解调、音调解码、倍频、频率锁定、时钟同步和频率合成等方面。其工作频率小于1.2MHz，工作电压为5～15V，输出驱动电流大于2.6mV；电源电压为5V,频率为10KHz时，功耗仅为70uW。其内部结构及典型应用电路如图2-12所示。

CD4046具有两个可选用的鉴相器Ⅰ和Ⅱ：

第24页