论文题目： 全差分套筒式共源共栅放大器设计及其共模反馈电路的研究
I
摘 要
随着便携式消费电子产品及各式各样智能设备的普及，如手机、智能手环、平板等。性能卓越的运算放大器是这些产品必不可少的组成部分。精确度高即为直流增益大（偏置处于微小的电流下，器件的尺寸长），速度高即为高单位增益带宽及单极点特性（偏置在大电流下，器件的尺寸短）。因此需要在参数中权衡、择优选取。 一般来说，只有一级的运算放大器，如套筒式运算放大器，频率响应快，增益低；两级运放增益高，单位增益带宽不佳。在综合考虑以上因素后，设计一种全差分套筒式共源共栅放大器及其共模反馈电路的结构。在保证增益情况的优良情况下，使运放的频率响应具有单极点特性以此优化单位增益带宽。
本文最初先简明扼要的阐述了MOS器件的基本工作原理，随后详尽分析、讲解了几种常见的运算放大电路结构，如基本的差动输入-差动输出结构、折叠式结构及套筒式结构，同时对其共模负反馈电路进行研究。将纷繁复杂的整体电路结构拆先分解为单一的电路模块，一步步进行设计、仿真、验证分析，再选择恰当的部分进行级联。
经过电路仿真验证，放大器增益为64.46dB大于60dB,单位增益带宽为126.4MHz大于100MHz，连续型共模负反馈电路直流增益下降3.07dB小于5dB，离散型时钟频率为9.3MHz大于5MHz，从而完成所有电路设计参数指标，该电路设计可以正常工作。
关键词：套筒式；全差分；共源共栅；共模反馈
II
Abstract
As portable consumer electronic products and a variety of the popularity of smart devices, such as mobile phone, smart hand ring, tablet, etc.The excellent performance of operational amplifier is the indispensable part of the product.High precision is the dc gain large (bias in the tiny electrical flow, the size of the device), high speed is the unit gain bandwidth and unipolar point features (the offset in the big power flow, the size of the short).So it is necessary to weigh in the parameter selection and merit.
In general speaking, only the level of operational amplifiers, such as sleeve operational amplifiers, frequency response is fast, low gain;Two stage operational amplifier gain high, unit gain bandwidth.After considering the above factors, to design a fully-differential sharing sleeve source gate amplifier and the structure of common mode feedback circuit.In guarantee gain excellent cases, the frequency response of the op-amp single pole characteristics in order to optimize unit gain bandwidth.
This article first brief first expounds the basic working principle of MOS devices, then detailed analysis and interpretation of several common operational amplifier circuit structure, such as basic differential input and differential output structure, folding structure and sleeve structure, at the same time to research the common-mode feedback
circuit.Dismantle the whole circuit structure complicated, first broken down into a single circuit module, the design, simulation and verification analysis step by step, and then choose the right part of the cascade.
Through the circuit simulation, amplifier gain of 64.46 dB greater than 60 dB, unit gain bandwidth of 126.4 MHz is more than 100 MHz, continuous common-mode feedback circuit dc gain fell 3.07 dB less than 5 dB, discrete clock frequency of 9.3 MHz is more than 5 MHz, thus completing all circuit design parameters, the circuit design can work normally.
Keywords: Telescopic、Full differential、Cascode、CMFB
III
目 录
摘 要 ................................................................................................................................... I Abstract ............................................................................................................................... III 第1章 引 言 .................................................................................................................... 1 第2章 MOS器件与运算放大器简介 .............................................................................. 6
2.1 MOS器件的工作原理及参数 .............................................................................. 6
2.1.1 MOSFET的结构 ..................................................................................... 6 2.1.2 MOSFET的输出特性 ................................................................................ 8 2.1.3 4种类型 MOSFET 的特性曲线小结 ................................................. 10 2.2运算放大器的性能参数指标 ............................................................................... 11 2.3典型运放对比 ................................................................................................... 14 2.4本章小结 .............................................................................................................. 16 第3章 运算放大器的设计 ............................................................................................ 17
3.1运算放大器的基本结构 ...................................................................................... 17 3.2两级运算放大器的设计方法 .............................................................................. 18 3.3 全差动运算放大器 ............................................................................................. 21 3.4 套筒式共源共栅运算放大器结构 ..................................................................... 26 3.5 折叠式共源共栅运放算放大器结构 ................................................................. 33 3.6 共模负反馈电路 ................................................................................................. 36
3.6.1 连续型共模负反馈电路 .......................................................................... 36 3.6.2 离散型共模负反馈电路 .......................................................................... 39
第4章 运算放大器的仿真 ............................................................................................ 41
4.1 电路设计的目标 ................................................................................................. 41 4.1.1 任务书指标 ...................................................................................................... 41
4.1.2 选取的电路结构 ...................................................................................... 42 4.2具体的设计 .......................................................................................................... 43
4.2.1确定偏置电压 ........................................................................................... 43 4.2.2晶体管的设计 ........................................................................................... 43
4.2.3共模反馈结构 ........................................................................................... 44 4.2.4偏置电路 ................................................................................................... 45 4.3电路性能仿真 ...................................................................................................... 46
4.3.1电路的总体结构 ....................................................................................... 46 4.3.2仿真结果 ................................................................................................... 47
第5章 总结 ...................................................................................... 错误！未定义书签。 致 谢 .............................................................................................. 错误！未定义书签。 参考文献 ............................................................................................................................ 51 附 录 ................................................................................................ 错误！未定义书签。
第1章 引 言
运放（OP），全称为集成运算放大器(operational Amplifier一op Amps)是线性电子电路结构中最为普遍、最常见的一种电路模块。在模拟电路、信号处理、模数及数模转换器等许多方面都得以运用，因而有万能集成电路的美誉。
1.1 运算放大器研究背景
自1958年德州仪器公司第一块集成电路芯片问世以来，这项划时代的创举彻底改变了电子世界的格局，截止到目前为止，电子科学与技术的发展势不可挡，犹如井喷式的增长。1960年晶体管的最小器件尺寸还处于25?m的阶段，然而令人称奇的是2008年晶体管的最小器件尺寸竟然来到了45nm工艺阶段，1975年半导体巨头Intel公司的创始人戈登?摩尔（Gordon Moore）曾经预言（摩尔定律），晶体管的器件尺寸每过36个月会减小一半，每个芯片上能够集成堆放的晶体管数量大约每一年半增长一倍。回顾过去30余年电子世界的发展历程，我们不难发现冥冥之中似有天意，与摩尔定律有着惊人的吻合性，与此同时这种规律性还依然有效，将继续指引半导体集成电路的走向。 如今由于集成电路工艺制造技术的不断迅猛发展，晶体管的器件尺寸有规律性地不断缩小，在同一块芯片上所能容纳的晶体管数量无止尽的增长，很难想象，成百上千个晶体管甚至上亿个管子可以如此精细地容纳在方寸之间，改变世界，所能够实现的功能给更是令人叹为观止，超乎人们的想象。现在，集成电路的重要性不言而喻，已如炼金、石油一般成为国家必不可成少的“血肉”、“躯干”、成为衡量国家工业水平的一项重要指标，一个国家微电子技术的完备程度已经成为当代社会的重中之重，电子产业的滞后与忽视会使国家的工业化进程停滞不前，远远落后于同等国家。
自1950年后开始，信息和电子技术领域悄无声息地开创了人类历史上的“第三次工业革命”：1、个人计算机（PC）、万维网等为典范的信息技术；2、以手机、PDA（personal digital assistant）和全球卫星定位系统（global position system,GPS）为代表的现在移动通信技术；3、以电子数码相机、摄影摄像机和多功能音乐播放器为典型的便于个人携带式样的消费类电子技术产品；4、以PAD、家庭影音为突出典范的数字家电多媒体技术；5、其他工业和国防领
1
域的电子技术。集成电路作为电子产品必不可少的组成部分，集成电路的发展高度决定了人类世界现代文明的进程，加快新型技术及新型产业的发展和形成，与此同时新技术、新产业也迫切需要集成电路设计、制造工艺技术等多面的突破性研究及进展。
然而由于半导体制造工艺技术的不断精细化、微小化化发展，集成电路从最开始的的数字或模拟专用集成电路（application specific integrated circuit,ASIC）的特定区域、专项划分演变到目前的系统芯片（system on chip,SOC）以及混合信号系统芯片（mixed-signal SOC），单个芯片的作用越来越完善，可以等价于以往多种芯片、电路的组合效应，从某种程度上来说大大节约了时间成本和空间成本，也让人们有更多想象及发挥电路设计的空间，于方寸之间，改变世界。
1.2 本文的研究意义
1970年前后，集成电路由LSI发展到VLSI阶段，当时在国际上一个讨论的热点是：“把什么内容，如何把这些放到这么一块小小的芯片上去？”即今后芯片上应集成哪些电路和这么设计集成有如此多电路的芯片？第二件：上世纪80年代初，中国电子学会半导体分会（当时叫半导体专业委员会）下成立了集成电路设计专业组（是我国第一个集成电路方面的学术组织），成立大会暨第一次学术会议在青岛召开，中国电子学会理事长孙俊人出席会议并讲话，王守武院士参加了会议，李志坚院士在会上作了一个有关集成存储器的报告，参加会议和作报告的有许多国内工作在第一线的资深专家学者。
迄今，这两件事已经过去近30年了，微电子技术发展到了纳米ULSI阶段，集成电路产品也早已走出了out of the shelf的阶段，即数字电路只有若干标准逻辑门系列、存储器、初级的CPU等，模拟电路只有运放、VCO和滤波器等少数标准产品的阶段，先后经过ASIC、SOC，现金已进入了多核CPU、含射频、模拟与混合信号处理和各种嵌入式模块的SOC时代了。这不仅表明
集成电路技术在学术上的造诣已然得到广泛而深刻地提升，电路设计技术和设
计工具的进步已非当日可比，更反映出微电子技术的强大内在潜力和时代对IC设计企业已达到一百几十家，由此估计从业人员应该以万计算了，技术上我们已能独立设计出诸如3G手机核心芯片、嵌入式和高性能的CPU以及高
2
档的保密芯片等产品，这表明我国的集成一体化电路设计产业以及相关技术人才的培养、储备也得到了长远的发展及提升。
微电子和集成电路是现代信息技术发展的基石，集成电路产业影响到国民生活的幸福指数，如果过分依赖进口、引进国外的先进电子技术和产业，首先不利于本国电子产业的发展及人才培养，其次授人与鱼，不如授之以渔，无法依靠进口完全填补、解决电子产业的巨大缺口，设备的维护及操作都需要对应的技术人才去把关、掌控和实现。不要花过多的冤枉钱去计较一时的利益得失，不要过份追求迅猛、飞速的畸形发展，历史经验教训表明，我们已在工业现代化进程的许多方面上犯下这种急功近利的错误，一味追求赶超国外先进技术，寻找捷径的做法万万不可取。我们也将更多的精力投入到基础技术的攻克、研发环节，我知道这样的过程是艰辛并痛苦的，攻书莫为难，不能因为前方的道路坎坷而击垮了我们科学从业者的信心及勇气，怕什么真理无穷，进一寸，自由进一寸的欢喜。我坚信，只要我们坚持正确、科学的道路，致力于我国电子产业的长足发展，我们终将迎来硕果累累的那一天。作为现代主要高科技之一，集成电路技术方面的国际竞争十分激烈：谁的产品功能强、质量优、推出早、成本低，谁就占领主要市场，为胜者；谁落后一步，往往会被无情淘汰。夸大一些说，这一竞争往往是“只有第一，没有第二”。微电子和集成电路技术要求的基础知识十分广播，又与众多的高新技术相互交叉。集成电路产品可谓日新月异，技术上的突破会使旧有的产品瞬间或得贬值，新一代产品的推陈出新意味着旧一带产品的淘汰，产品的研发到问世投产的时间周期越来越急促，快到让人新买的电子产品还没用过瘾就得准备好腰包去添置新一代产品。从业人员务必要有极高的专业素养以适应市场不断推陈出新的产能需求。
现代社会的科技水平较量，你追我赶，互相比肩，包括微电子与集成电路技术的竞争，归根到底是人才的竞争。得人才者得天下，集人心者集大成，希望在人才。培育人才最重要的工作在于教育，只要人类社会存在，教育就是永恒的主题；只有人的生命存在，学习就是不竭的任务。
集成电路不是以终端产品的形式与顾客之间直接接触的理念，因为系统应用是使集成电路产生巨大增值的关键环节，而设计是微电子技术和集成电路产业链中最接近应用、也就是最接近市场的领域，具有巨大的创新与市场空间。纵观半百年来集成电路的发展史是人们的诉求指导，迫切期待引领着业界人员对
3
科学发现的积极探索，将会打开历史的新篇章，完全崭新的一页。需求牵引往往由市场和系统应用提出，而设计首先就需要面对这种新的需求。一个好的算法、标准和设计往往可以引领市场的发展，为微电子和集成电路开拓一个崭新的领域。
4
1.3 本文的安排和作者的工作概要
第一章，简要介绍了集成电路的发展历史，分析了我国目前的现状及潜在问题，并对新时期的未来提出憧憬与展望。第二章节介绍MOS原理与运算放大器的简要介绍，主要介绍MOSFET的具体结构、工作原理、运放的基本结构。第三章主要介绍几种运算放大器，全差动运算放大器、套筒式运算放大器、折叠式运算放大器，并对他们之间的异同进行探索研究。第四章主要叙述电路设计的主体结构，并对实验结果进行了分析和主观评估。
放大器及其共模负反 作者的主要工作就是了解、掌握全差分套筒式共源共栅馈电路的原理以及应用类型；掌握全差分套筒式共源共栅放大器和共模负反馈电路主要指标；了解、掌握全差分套筒式共源共栅放大器基本设计流程、设计方法和测试方法；基于连续时间共模负反馈以及开关电容共模负反馈两种类型，分别设计共模负反馈电路，完成仿真验证。
5
第2章 MOS器件与运算放大器简介
由于本篇文章采SMIC 0.18?m的CMOS工艺标准设计运放，此章节简要介绍MOSFET的结构及其原理，便于更好的理解随后进行的电路设计。与此同时对运算放大器的性能参数、结构原理、电路搭配等进行说明，为更深入地分析电路打下理论基础。
2.1 MOS器件的工作原理及参数
2.1.1 MOSFET的结构
绝缘栅场效应晶体管从其器件的层叠材质上看又可被定义为“金属-氧化物-半导体场效应晶体管”，简称为MOSFET ，然而如今这种类型的器件栅电极在实际工艺操作过程中也会采用除金属之外的其他材料，绝缘栅也可能不是氧化物，然而人们依然沿用过去的说法称之为MOSFET。
两个背靠背的二极管
图2.1 （a）
6
图2.1（b）MOSFET的立体结构
图中的英文名词含义： Body：衬底（p型掺杂）
Gate：栅极（多晶硅：polysilicon） Source：源极（n型掺杂） Drain：漏极（n型掺杂） Channel：沟道 W：沟道宽度
L：沟道长度（Lmin工艺特征参数）
7
图2.2 N 沟道MOSFET的剖面图
2.1.2 MOSFET的输出特性
VGS> VT且恒定时的VDS~ID曲线。可分为以下4段
图2.3 输出特性曲线
8
图2.4 剖面结构图
① 线性工作区域（linear region）
在VDS很小的情况下，沟道如同一个阻值与VDS无关的固定电阻，ID与VDS为线性相关，如线段OA所示。 ②过渡工作区域
不断提高VDS的电压值，漏周围的沟道变薄，沟道电阻增大，曲线逐渐下弯。直到
VDS增大到VDsat(漏源电压饱和值)时，漏端处的可移动电子消失，这种现象为沟道被
夹断，如图中AB段所示。
线性区与过渡区统称为非饱和区，有时也统称为线性区。 ③饱和工作区域（saturation region）
当VDS> VDsat后，沟道夹断点向左边移动，漏端附近只剩下耗尽区。这时ID基本上与 VDS无关而保持常数IDsat，曲线为水平直线，如图中BC 段所示。 实际上ID随VDS的改变而改变，曲线有向上弯曲的趋势。 ④击穿区(cutoff region)
当VDS继续增大到?VDS时，漏结将承受不住电压值，发生雪崩击穿，另一种情况是漏源间完全打穿形成贯通，ID急剧增大，如图中CD段所示。 以VGS作为参变量，可得到不同VGS下的VDS~ID曲线族
9
2.1.3 4种类型MOSFET的特性曲线小结
表2-1
10
2.2运算放大器的性能参数指标
1、输入共模电压范围（input common mode range,ICMR）
输入共模电压范围是在运算放大器的同相和反相输入端所加直流偏置电压的恰当取值范围，运放的输入级一般来说由差动放大器构成，直流偏置电压的加入可使差动放大器中的CMOS管定在饱和区域内。
比如，在PMOS差动放大器中，若输入共模电压过小，则尾部电流源处于深度线性区域，偏置电流不符合标准，放大管因过驱动电压不够而处于亚阈值区内；若输入共模电压调大后，PMOS管进入线性区工作区域。
输入共模电压范围的下限由CMOS管的阈值电压决定，上限受电源电压影响。
2、输入失调电压（input offset voltage,IOV）
理想情况下，差动输入-单端输出运算放大器中没有输入差模电压信号时，输出直流电平处于静态工作点上，但在实际情况中，因为工艺制造过程中产生的随机误差，CMOS元器件的阈值电压和W/L尺寸失配，使得输出直流电平偏离静态工作点。在同相和反相输入端引入电压Vos进行补偿。
3、输出摆幅（output swing）
运放的输出摆幅含义为输出信号在最大无失真条件下的电压幅度范围，在电路设计的过程中大摆幅是相当普遍的诉求，然而其与管子的宽长比、工艺尺寸、结构样式、偏置电流等都有密不可分的联系，需要综合考量个参数之间的相互制约关系。 4、直流或低频增益（DC gain）
Av为运算放大器正常工作，接入负载，无反馈电路条件下的开环增益极大值。运放一般工作在闭环状态下，开环增益的大小从某种程度上来说会影响到其闭环增益的各项参数性能。
5、共模抑制比（common mode rejected raito,CMRR）
一项用来评估差分式放大电路抑制共模电压能力的参数性能指标，大小取决于差模信号电压增益Add与共模电压增益Avc比值的绝对值，即
11
CMRR?Add (2-1) Adc理想的运算放大器中Adc?0,CMRR??，但实际运算放大器中，因工艺误差引起的差动放大器两边电路的不对称性、尾电流源的输出电阻值有限，CMRR为有限值。 以分贝（dB）数表示为
CMRR=20lgAdddB (2-2) Adc6、电源抑制比（power supply rejected ratio,PSRR）
高速运作的数字电路模块会在电源线中产生很大的噪声电压，对输出信号造成不可忽视的偏差，电源电压（包括VDD以及VSS)产生不稳定的干扰，因为用输入端到输出端的差模电压增益与从电源到输出端的纹波电压增益比值来评估放大器抑制噪声的能力。
PSRR=
7、功耗（power dissipation）
由于便携式设备及可穿戴智能设备的普及，电路的功耗问题引起极大的关注，我们都不希望所携带的手机为发烧而生，所佩戴的手表因为过热而灼伤自己的皮肤，器件的功率损耗过大不仅会带来安全上的隐患也会电子设备本身的使用使命、工作性能产生不可磨灭的影响。
减小功率损耗，使电子产品工作在一个合理的温度条件下，让消费者买得放心，用得放心。
8、建立时间ST（setting time）
输出电压趋于一个稳定的值而不再产生波动的时间过程。若输入阶跃响应信号的幅度相对而言较小，输出不会产生抖动现象。 9、摆率SR（slewing rate）
在输入电压有巨大变化的情况下，输出电压在起步阶段以一种不变的稳定速率上升或者下降。运算放大器的摆率SR=ID5/Cc，由差动放大器的尾电流和相位补偿电容决定。
12
Avd (2-3) Add
13
2.3典型运放对比
动等，下面将对其结构性能进行分析对 典型运放有套筒式、折叠式、全差比。
如果想要得到优异的性能参数指标，可以选取单级放大结构的套筒式共源共 栅放大器，如图2.6所示。
图2.6套筒式
该电路结构速度高、功耗低和噪声低，但是运放的输出摆幅并不理想，与此同时它的闭环输出响应受到某种程度上的阻碍。
单级放大的折叠式共源共栅运放能够弥补套筒式的诸多不足之处，也就是说它的输出电压摆幅相比较而言更大，能够使得输入、输出部分短路，共模电平与电源供给一端的电压几乎相等。除此之外由于在输入差分管上端并没有额外
14
叠加一个共源共栅晶体管，所以在电压电平的选取上还有很多不同的方案可供选用，具体的电路拓扑见图2.7。
图2.7 折叠式
然而并不存在完美的电路结构，折叠式共源共栅运放理所当然有它本身的缺陷。因为偏置电流不仅需要为输入管而且还要同时为共源共栅管提供电流，所以需要消耗更多的功耗，造成驱动电压高出正常值。另外，它的缺点还包括电压增益较低、极点频率较低和噪声较高等。增益自举放大器把电压-电流型反馈技术运用到共源共栅运放的负载电流源上，从而可以取得性能极佳的增益效果。然而已高增益为代价，其速度和功耗指标却受到了限制,这是增益提高运放的主要缺点，更项性能参数指标在运放过程中不断进行取舍综合的过程。 综上所述，我们将把三种运放结构各方面的性能放在一块儿做一个对比，见表2.2。
15
表2.2
运放结构 套筒式 折叠式 全差动
增益 良 良 优 输出摆幅 良 良 良 速度 优 优 良 功耗 低 良 优 噪声 低 良 良 2.4本章小结
本章首先介绍了MOS器件工作原理和重要参数，描述了工作区域内的线性区和饱和区；并介绍了运算放大器的性能指标和主要的参数，这些参数分别标志着运算放大器各个方面的性能，并叙述了运算放大器的基本原理同时还介绍了运放放大器的几种应用。
16
第3章 运算放大器的设计
运算放大器是高增益的差动输入放大器，通常工作在闭环（负反馈）状态，它最早被应用于信号处理。运算放大器是模拟集成电路中使用频率最高、应用方面最多元化的单元电路，被广泛应用于基准电压的产生、负载驱动、有源滤波器、时钟信号产生以及数据变换和电路等几乎所有的模拟集成电路中。 为了达到高增益性能的效果，运算放大器通常由两级运算或更多级放大器级联构成，此时为了保证电路即使在负反馈状态下依然能够稳定工作，需要进行相位补偿。
3.1运算放大器的基本结构
运算放大器（operational amplifier,OPAMP）简称运放，通常是差动输入-单端输出的高增益放大器，其电路符号如图3.1所示。图中“+”、“—”表示输入-输出电压之间的相位关系（“+”代表同相，“—”代表反相），Vin?和Vin?分别是同相端和反相端的输入电压，Vout是输出电压，Av是开环差模电压增益。
VDD和VSS分别为正电源电压和负电源电压。
图3.1 运算放大器的电子电路符号
器vout可表示为 运算放大的输出交流小信号电压
17
vout?Av(vin??vin?) （3.1）
上式中，(vin??vin?)为输入差模电压信号。由于开环差模电压增益Av很大，使得运放工作在开环状态时，对于微笑的输入差模信号，输出信号就会居于VDD或
VSS之一，可用来检测两个输入信号之间的大小关系。高增益又使得运放工作
在闭环状态时很容易进入深度负反馈，此时闭环增益仅由反馈系数决定，而与开环增益几乎无关，从而可以提高输出信号的稳定性和线性度。
运算放大器通常由5个不同的结构拼接而成。输入级一般选取差动放大器，从而有效改善运放的共模抑制比，提升抗噪声能力和失调性能的优异性。增益效果卓越的放大级需要配备非常高的电压增益和大的输出电压摆幅。输出缓冲级用于提高运放的带负载能力（尤其是电阻性负载），因此要求具有很低的输出电阻和较大的输出电流（包括拉电流和灌电流）。偏置电路为各级放大器提供合适的偏置电压或偏置电流，需要这些偏置电压或电流一般趋于稳定，不随电源电压、工艺参数指标及温度性能参数变化而改变。为确保运放在负反馈状态的条件下能够正常、稳定地工作，需要加入一个用来补偿相位裕度的电路（一般而言加在高增益放大级处）。实际运放的结构划分可能并不明确，例如，有时差分输入级和高增益级通常结合在一起，各级之间并不是相互独立的，它们共同决定着运放的整体性能。
3.2两级运算放大器的设计方法
运算放大器的设计简而言之，可以概括为两个看似有所区分却又内在紧密联系，互相制约的步骤，这两个步骤大体上互不影响，独立存在。首先根据电路结构的应用场合和参数性能指标选取和构思运放的基本结构，笼统地构思出一个能够系统表示出全部晶体管互连的图示。一般而言，电路的主题结构在设计过程中贯穿始终，为核心构架部分，但有些情况下不可避免微调结构来改善局部性能。一旦结构最终确定成型后，就需要把直流电流的大小和方向确定下来，然后开始计算晶体管和补偿元件器件的尺寸，电路设计的重点和大多数需要考量、权衡的工序在第二步中进行。需要考虑的是详尽计算器件的尺寸，不能有过多的偏差来满足设计的交流和直流标准。
在设计工作开始前必须有充分的准备和详尽的数据推演，以下几个方面的参数指
18
标要格外引起设计者的重视：1、工艺要求（VT,K',COX等）；2、电源电压，电流及其范围；3、工作温度和范围。
设计运算放大器时一些需要引起格外重视的参数如下：1、运放的直流开环增益 ；2、单位增益带宽GB;3、建立时间Tset；4、转换速率SR；5、共模输入范围CMR;6、共模抑制比CMRR；7、电源抑制比PSRR；8、输出电压摆幅；9、输出电阻Rout；10、失调及噪声；11、版图面积。
当然，在设计过程中这些参数不可能都满足设计要求，这时就需要根据芯片的用途来选择某些参数进行设计。在满足主要参数的情况下，再综合考虑其他参数指标，折中选取恰当的数据结构作为最终设计数据。
下面就关于图3.2所示的两级NMOS输入CMOS运算放大器的设计作为参考，说明CMOS运放的整体设计思路、过程和方法。在开始走入电子设计的世界之前，我们首先来熟悉一些CMOS运算放大器的重要公式。
图3.2 两级NMOS输入CMOS运算放大器
19
转换速率 SR?I5 （3.2） CC第一级增益 Av1?gm22gm2 （3.3） ?gds2?gds4I5(?2??4)gm6gm6 (3.4) ?gds6?gds7I6(?6??7)gm2 （3.5） Cc第二级增益 Av2?增益带宽 GB=
输出极点 p2??gm6 （3.6） CLRHP零点 z1?gm6 （3.7） Cc正CMR Vin(max)?VDD?(I5I5?3 )1/2?VT03max?VT1(min) （3.8）
负CMR Vin(max?)(?1 )1/2?VT1(ma?x)VDS5(sa)t （3.9）
饱和电压 VDS?(2IDS?)1/2 (3.10)
设计过程中从所选用的电路结构中的MOS器件的长度尺寸开始进行考量，这个长度的大小对沟道长度调制参数会产生根本性的影响，是计算增益过程中不可或缺的重要参数。标准MOS晶体管器件的长度得到确定以后，接下来是确定最小补偿电容Cc，并搭配一个比GB高2.2倍的负载极点p2从而得到60°的相位裕度，即极点和零点的位置要求Cc的最小值为
Cc?0.22CL (3.11) 然后，通过转换速率的指标推导出最小尾电流I5，即
I5?SR?CC (3.12) 在转换速率未给出的情况下，可参照建立时间的要求来选择是否填取这项参数。选一个约比建立时间快10倍的值，并设输出摆幅约为电源的1/2，这样一来可以得到I5，
20
还可以根据参数指标进一步给予修正。
晶体管3的宽长比可由共模电压的大小来决定，即 (W/L)3?K3'[VDDI5 （3.13） 2?Vin(max)?VT03max?VT1(mi]n) 如果(W/L)3的值小于1，一定得使W和L的乘积值通过减小晶体管的宽长比来达到最小，同时意味着栅区的面积得到缩小，也减小了栅电容。这个电容会使极点——零点对的值产生偏差，相位裕度的值也会缩小一些。
由C3和GB 的表达式可以推导出输入晶体管的跨导大小，通过如下的方程式来计算跨导gm2，即
gm2?GBC（3.14） c 进而求得输入晶体管M2的宽长比
2gm (W/L)2?'2 (3.15)
K2I5
接下来计算M5的饱和电压值
VDS5?Vin(mi?n)
I5?1?VT1(ma x ) （3.16）
若VDS5?100mv，就会导致(W/L)5过大，这样导致电路参数性能不符合指标，需要进一步改进。
3.3 全差动运算放大器
一般情况下，运算放大器均为差动输入-单端输出的形式。然而，与单端输出的式样比较而言，差动输出的抑制共模信号和噪声的能力更强。对于差动输入-单端输出而言，即使两边电路完全对称，共模抑制比也是一个确定的值，然而对于差动输入-差动输出放大器，共模抑制比则为无穷大。此外，差动输出时的输出电压信号幅度是比单端输出大得多，几乎是其1倍，这对低电源电压供电的现代CMOS电路有着极为深远的意义，因为可以通过这一特点使输出信号的动态范围得以扩大。
21
如图3.3（a）中，差动输入-单端输出运算放大器中在差动输入级采用电流镜负载将差分信号转换为单端输出信号。但对于差动输入-差动输出运算放大器，由于不需要将差分信号转换为单端输出信号，可以用电流源负载代替电流镜负载，如图3.3（b）所示。若差动电路的两端完全对称，则单端输出和差动输出电路的小信号差模电压增益Avd（幅值）完全形同，即
Avd?voutv?v?out1out2?gm1,2(rds1,2||rds3,4) (3.17)
vin??vin?vin1?vin2另外需要指出的是，对于图3.3（a）所示采用电流镜负载的电路，由于在A点产生一个“镜像极点”，其极点频率约为gm3/CA，其中CA为A点到地的总电容，包括CGS3和CGS4等寄生电容。但对于图3.3（b）所示采用电流源负载的电路，由于M3管不是二极管连接，不会产生“镜像极点”。由此得出结论，与电流镜负载电路相比，电流源负载电路具有更好的高频特性和动作速度等特点。
另外，由于图3.3（b）所示电路采用电流源负载，其最大输入共模电平为
Vcm,max?VDD?Veff3?VTH1，因此最大输入共模电平可以超过电源电压VDD（在
Veff3?VTH1的情况下）。
22
图3.3（a）差动输入-单端输出
23
图3.3（b）差动输入-差动输出
根据以上设计思想，我们可以很容易地从前面介绍的各种差动输入-单端输出运算放大器，得到它们分别对应的差动输入-差模输出运算放大器，这只需要将差动输入级中的电流镜负载改为电流源负载即可。
图3.4为寻常两级运算放大器的差动输出形式，其中第一级为差动输入级，第二级为共源放大器。如果电路左右两次完全对称，则第一级和第二级的
电压增益分别为gm1,2(rds1,2||rds3,4)和gm5,6(rds5,6||rds7,8)，总电压增益与单端输出时完
全相同。但由于Vout1和Vout2的摆幅为VDD?Veff5,6?Veff7,8，所以，差动输出电压
Vout1?Vout2的摆幅可以扩展到0~VDD。
24
图3.4 普通两级运算放大器的差动输出形式
25
3.4 套筒式共源共栅运算放大器结构
提高输入跨导及输入阻抗可以优化单级运算放大器的增益性能。提高输入阻抗比提高输入跨导更具有研究价值。当偏置电流减小时，输出电阻也会同时以一定程度增加，而跨导则正相关于偏置电流的平方根，所以，通常来说，调高rout会比提高gm取得更为显著的效果。在电路结构中添置一个共源共栅放大器会显著提高阻抗值。 套筒式共源共栅结应运而生。伴随着共源共栅结构的加入，P管和N管的输出阻抗增大，以共源共栅差动的形式，使电路获得理想的增益，较高的速度、低功率损耗、低噪声效应。但相应地，电路的输出摆幅得到约束。
如图3.5所示。晶体管1和管3以及管2和管4组成共源共栅放大器。而晶体管5、管6、管7和管8组成共源共栅电流源负载，在管4和管6的漏端汇合为差动电流，形成单一端口输出电压Vout。该电路与两级运放相比少了一个主极点，由于运放的输出阻抗很大，一个从输出端到地的电容就能实现弥勒补偿，因为一个较大的负载电容CL可以为运放提供补偿以增加电路结构的稳定性。
构 图3.5 套筒式共源共栅运放结26
根据共源共栅放大器在交流小信号情况下的电路特性，可计算图3.5所示的套筒式共源共栅运放的开环输出阻抗为
Ro?(gm3ro3ro1)||(gm5ro5ro7) （3.18）
因此，运放在开环条件下的直流增益大约表达如下
Av?GmR0?gm1[(gm3ro3ro1)||(gm5ro5ro7)] （3.19）
较之于单级结构，套筒式共源共栅结构将增益提高了0.5gmr0倍，但是需要更多的电压裕度。
图3.5所示套筒式共源共栅结构的优点是只有一个主极点，位于输出端，可通过输出端并联的负载电容来实现频率补偿，因此这个主极点近似为
p1?1 （3.20） RoCL 增益带宽GB和主极点两者之间的转换结构为
p1?GB?Av （3.21）
求得负载电容与放大器参数之间的关系为
gCL?m1 （3.22）
GB 一般的套筒式结构如图3.6所示，主要分为单端输出和双端输出两类不同的结构。如图3.6所示，在X点处有一个镜像极点，会影响电路的稳定性
27
图3.6（a）单端输出结构
28
图3.6（b）双端输出结构
29
因此选用如图3.6(b)所示的双端输出结构。
整个放大器采用了直接的一级输入/输出结构，速度在所有放大器中最快。除此以外，因为这种结构有且仅有两条不同的分路电流，所以在这些结构中的功率耗散情况最低。缺点是晶体管数目的的增加使得电路的输出电压摆动程度变得更小。在图3.5所示的运放电路中，输出摆动 程度为VDD?5Vds,sat?3Vmargin，其中Vmargin为电压安全裕度以防止因工艺制造过程中所造成的误差而使管子进入线性区所定义的一个变
Vincom量。该结构的共模输入范围是VT?Vds,sat?Vincom?Vb2，其中VT为M9的阈值电压，
是共模输入电压，Vb2是M3、M4栅极偏置电压。在低压下，此结构的输出摆幅和共模输入范围并不能满足要求。
套筒式共源共放结的不足之处还包括很难以输入/输出短接的接入模式来完成单位增益放大器的功能，即电路的输入共模电平不能等于输出共模电平。为了理解这一点，考虑图10.9（a）所示的单位条件下的增益反馈电路。要保证M2和M4都处于饱和区正常工作，则输出电压需要满足的条件是：Vout?VX?VTH2以及由于VX?Vb?VGS4，所以Vb?VTH4?Vout?Vb?VGS4?VTH2。如图3.6（b）Vout?Vb?VTH4。
所示，这个输出电压的波动程度只等于Vmax?Vmin?VTH4?(VGS4?VTH2)，通过把M4的过驱电压减至最小可使这个电压范围达到最大，但总是小于VTH2。
30
图3.7 输入与输出短路的共源共栅运放
为了提高套筒式共源共栅运放的输入/输出摆幅，我们选择使用大摆幅的共源共栅电流镜来替代一般意义上的共源共栅电流镜作其负载，如图3.8所示。可是因为没有减少MOS晶体管的数目，从而单位增益放大器也无法构成。
31
图3.8 高摆幅电流镜负载的共源共栅运放
虽然共源共栅运放很少用来作为单位增益放大器，然而在很多其他的各式各样应用中，譬如开关电容电路，输入和输出在局部电路正常运作器件必须短接。
32
3.5 折叠式共源共栅运放算放大器结构
从某种程度上而言，折叠式共源共栅运放 结构是共源共栅输出级与另外一种差分放大器的某种连接，两级放大器和套筒式共源共栅放大器的一种取舍综合，从而使电路结构的输入共模范围较大，增益比两级结构低，而获得更高的速度。
如图3.9所示，输入管采用一对PMOS管，即输入管以相反型号的晶体管替换，把输入电压转换成电流，与NMOS管相比，跨导更低，它的输出摆幅为
VDD?4Vds,sat?2Vmargin，共模输入范围是VT?Vds,sat?Vincom?Vsup，两者虽然低于两级结构，但都远大于套筒结构的对应值，即使在低压情况下，仍然具有很高的输出电压摆幅，同时输入共模并输出共模条件下的电平也可以设计为相等。因此它的次主极点也是由电路结构里面包含有源负载管的跨导和内部节点的寄生电容所制约的，即为gm7/CL1，其中CL1是M9或M10源极节点的寄生电容，从而它的频率特性和套筒式级联结构大致相当。但由于其折叠点增加了极点，所以速度比套筒式共源共栅结构低，而且由于它有4条电流支路，功耗要大于套筒式级联结构。因此，折叠式共源共栅结构在这两种放大器之间取得了很好的折中。
33
图3.9 折叠共源共栅运放结构
折叠式共源共栅放大器的设计思路：
1、摆率：I3?SR?CL （3.23） 2、输出共源共栅的偏置电流：I4?I5?1.2I3~1.5I3 (3.24) 避免共源共栅的零电流
34
3、最大输出电压：S5?2I52I7 (3.25) ,S?7'2'2KPVSD5KPVSD7 假设S4?S14?S5及S13?S6?S7 (3.26) 4、最小输出电压：S11?2I92I11S? 假设S10?S11，S8?S9 (3.27) 9'2'2KNVDS11KNVDS95、自偏置共源共栅:R1?VSD13/I12及R2?VDS8/I6 6、GB?gCg21GB2C2mLm1/L:S1?S2?K'?' NI3KNI37、最小输入CM：SI33?2 K'N[V3in?VSS?IK'?V2T1]NS18、最大输入CM：S4?S2I45?K'V N(VDD?in?VT1)29、差模电压增益：
voutv?(gm1?gm2(1?k))R2?kII?(2?2k)gmIRII in2210、功耗：Pdiss?(VDD?Vss)(I3?I12?I10?I11) 35
(3.28)
(3.29) (3.30) (3.31) (3.32) (3.33)
3.6 共模负反馈电路
对于高性能增益全差动运算放大器的结构而言，引入共模反馈电路，使得直流共模输出电压趋于稳定，使输出级处于线性区工作，另外，由于两端的输出共模电平无法通过差动反馈来达到稳定的程度，且对器件特性与失去匹配特性异常灵敏，共模反馈电路结构部分必不可缺。引入共模负反馈有两个目的：一、给输出节点配备一个不太波动的共模电平；二、使共模增益得到缩小，从而共模抑制比得到提升，有所依据的调节放大器的偏差电流。
共模负反馈电路有两个重要组成部分，共模电平检测电路和参考电源比较电路。其工作机理为：先检测出共模信号，接下来让它和一个相对电压做对比，考察他们的区别与相同特性，再将其误差校正电平回送到放大器的偏置电路，同时回避共模信号流入到没有校正必要的放大器的节点中。其中，共模电平检测电路有多种形式可以选择，常见的有电阻分压检测、源级跟随器检测、深线性区MOS管检测、开关电容检测。由上可得，根据共模电平检测电路的不同，可以将共模负反馈电路分为连续型共模负反馈电路（包括电阻共模负反馈电路、MOS管共模负反馈电路）和离散型共模负反馈电路，如开关电容共模负反馈电路。 3.6.1 连续型共模负反馈电路
图3.10 连续型共模负反馈电路的基本结构
36
共模反馈环路有三个检测步骤：1）测量输出Vout1和Vout2的共模电平：2)与相同的参考电压Vref相比较；3）把误差量值反馈回放大器偏置网络中进行比较。
选取传统的电阻或电容式共模反馈电路检测电平，电路结构如图3.11所示。
Vout,CM?(Vout1?Vout2)/2
Vout1和Vout2分别为两个单端输出的电压大小
若R1和R2相等，则
Vout,CM?(R1Vout?R2Vout2)/(R1?R2)
图3.11 传统的电阻或电容式共模反馈电路检测电平
此结构的不足之处是差动输出的摆幅受到制约。
37
图3.12 改进式检测电路
P点与地之间的总电阻等于
R?R7PR8 =
WW?nCox(Vout1?VTH)?nCox(Vout2?VTH)LL1 = （3.34）
W?nCOX(Vout1?Vout2?2VTH)L1P1W/L为管子的宽长比值，由等式可以看出若差动输出电压发生改变，则其中的一个阻值增大，另一个阻值减小。
电阻共模负反馈电路的特点是结构简单，缺点是要求大电阻，势必增大寄生电容，使频率特性变差，因此高速设计不可采用，而MOS管共模负反馈电路则会限制差动输出摆幅。
38
3.6.2 离散型共模负反馈电路
开关电容共模负反馈电路使得电路的差分增益得到保证，并能让电路工作在较大的线性范围，通过电容来进行检测工作情况，图3.13所示为一种简单的开关电容共模反馈电路。
图3.13简单的电容共模负反馈电路
上图中选取电容CC1和CC2电压初值大小的方案千奇百样，相隔一个固定的时间节点就对电容进行充电是一类简单而有效的手段，充电常数取决于RC的乘积大小，而电阻可以考虑用开关电容来等效替代，这就构成开关电容共模负反馈电路：
39
图3.14 开关电容共模负反馈电路
其中，VO1和VO2分别为运放输出电压，VR为用来作为对比的相对电压，Vb为偏置电路产生的电容初始电压，V为CMFB电路结构中所得到的功能调节电压，?1和?2两相交叠的时钟，CC1和CC2为感应输出电压电容，CS1和CS2用作电阻的开关电容，设CC1?CC2及CS1?CS2，则可用电荷重分配原理进行分析可得：
V?VV?(O1O2?VR?Vb) 2 (3.35) 由上式可知，调节电压V的表达式包括了三个部分：对输出共模电压的检测，与所给参考电压的比较，与初始电压Vb的叠加，因此该开关电容完成了共模负反馈电路的全部功能。
如上所示的电容结构的具有易于实现，操作简单的良好特性，需要占用的芯片面积也非常有限，稳定性能良好，与此同时动态开关电容不需要消耗除此之外附加的功率，缺点大体还是是对两相非交叠时钟的特定严苛需求。
40
第4章 运算放大器的仿真
经过以上所有对于电路结构、性能参数的简要介绍，结合任务书所给出的各项性能指标，选取合适的电路结构，用Cadence公司的vitusuo 电路设计工具进行设计并给出其仿真结果。
4.1 电路设计的目标 4.1.1 任务书指标
1、利用CMOS模拟集成电路设计仿真软件（Cadence公司的ADE）设计基于标准0.18um CMOS工艺的全差分套筒式共源共栅放大电路和共模负反馈电路，并完成完备的仿真验证。
2、放大器增益大于60db，单位增益带宽大于100MHz。
3、连续型共模负反馈电路的直流增益下降低于5db，离散型时钟频率高于5MHz。
41
4.1.2 选取的电路结构
综上所述，根据电路设计参数指标的综合考量，选用全差分套筒式结构。
图4.1运放的拓扑结构
42
4.2具体的设计
4.2.1确定直流电流偏置电压 由偏置电压选取对应的静态工作点 偏置电压 Vbias 1 Vbias 2 Vbias 3 Vbias 4
4.2.2晶体管的设计
晶体管设计过程中所需要满足的公式条件
理论值 实际的值 1.9V 1.8V 2.0V 1.4v VDD?Vthp VDD?Vthp?Vds,sat Vthn?2Vds,sat Vthn Av0?gmin?[(gm2?Ron2?Ron1)P(gm3?Ron3?Ronin)] (4.1)
1WID??nCox(VGS?Vth)2(1??VDS) (4.2)
2LWgm?2?coxID (4.3)
L1r0? (4.4)
?IDWWW)1()3()5LLLAv0? (4.5) WW?2ID(?n()3??p()5)LL2?n?p(43
4.2.3共模反馈结构
由于套筒式结构有着对静态工作点的特点要求，我们不得不选取共模反馈用来保证电路在正常条件下工作，其拓扑结构如图4.2
图4.2 选取的共模负反馈结构
44
4.2.4偏置电路
在集成电路设计过程当中，通常情况下我们不会选择将直流电源作为偏置，第一，出现并没有任何电路需求的节点；第二，增加电路的封装难以程度；第三，直流电源的稳定程度并不能得到确保；基于以上几点原因，选择标准的偏置电路模块，系统的集成度更能得到保障。
图4.3偏置电路的拓扑结构
45