课题设计： 三路抢答器的仿真设计 班级专业： 信息工程 学号 实验日期 姓名 2015年10月10日 同组人 一实验要求： （1） 设计制作一个可容纳“1”、“2”、“3”三组参赛者的竞赛抢答器，此抢答器具有9s限时抢答功能，即在主持人“X”发出抢答命令后，定时器开始计时显示。若在规定时间（9s）内，无人抢答，则发出声讯和光电报警信号，并显示抢答时间，而且要求电路应具有第一抢答信号的鉴别和锁存功能。 （2） 若同时有两组或两组以上抢答信号产生，则所有的抢答信号无效，且组别符号显示器显示0字符。 （3） 使用门电路实现编码、译码功能。 二实验原理： 1）原理框图. 因“若同时有两组或两组以上抢答信号产生，则所有的抢答信号无效，组别符号显示器显示0字符”的设计要求涉及时序逻辑，所以抢答信号处理电路须使用触发器构成。为此，有用四D触发器74LS175（上升沿触发）、门电路、555定时器、七段数码显示器（共阴）等器件设计制作的可容纳“1”、“2”、“3”个组别参加的三路抢答器（1），设计原理框图，如图A. 图A 三路抢答器设计原理框图 (2)逻辑赋值、原理图. 将原理框图设计细化，有三路抢答器仿真设计参考原理图1，如下图B所示。图中，“X”为主持人清零信号，低电平有效，清零后，显示器清零。抢答开始信号，高电平有效，单击开关控制键“X”，接入高电平，抢答开始。“1”、“2”、“3”分别为三个参赛组的组别符号，每组有一个抢答按钮，抢答信号高电平有效。抢答时，第一时间抢答成功者的组别符号被显示器显示。 图B 三路抢答器原理图 （3）译码表. 按设计要求，有七段数码显示器译码/驱动电路Ug（CD4511）对应的译码表，如下图C所示。七段数码显示器的限流电阻R，取数码管的正向导通压降为2V，工作电流为6mA左右，有R=（5-2）/6kΩ=500Ω左右，取为E24系列值510Ω。 图C 七段译码显示电路的译码表 四D触发器74LS175输出 译码/驱动电路CD4511输入 Q3 0 0 0 0 1 1 1 1 显示器对应显示 A 0 1 0 0 1 0 0 0 0 1 2 0 3 0 0 0 Q2 0 0 1 1 0 0 1 1 Q1 0 1 0 1 0 1 0 1 D 0 0 0 0 0 0 0 0 C 0 0 0 0 0 0 0 0 B 0 0 1 0 1 0 0 0 三、实验仪器和设备： 四D触发器74LS175、门电路、555定时器、七段数码显示器、3线—8线译码器74LS138 与非门74LS10、 Multisium12.0软件 四`、实验内容和步骤 ： （1）9秒定时抢答设计（如图D所示） 当主持人没有发出抢答命令时，U2（74LS175）的CLR=0，清零信号有效，U2被清零；同时，使74LS190（U9）的LD=0，并行异步置数功能生效；U2的输出Q3Q2Q1Q0=d3d2d1d0=0000；计时数码管译码/驱动电路U3（CD4511）驱动计时数码管U4显示0字符。 当主持人命令开始抢答后，U2（74LS175）的CLR=1，抢答开始，其后的抢答信号有效；同时，使74LS190（U9）的LD=1，置数功能无效；74LS190（U9）的初始输出状态Q3Q2Q1Q0=0000，U10B（与非门74LS10）输出高电平，抢答器进入限时计数状态。 若在规定时间（9s）内没有有效抢答信号产生，U6A（与门74LS11）输出高电平，则与非门U13B输出低电平，同时使74LS190（U9）的CT=0,74LS190（U9）工作在加计数方式，74LS190（U9）从初始0状态开始加计数，数码管U4显示加计数字符。当加计数器加到9时，U10B（与非门74LS10）输出的低电平信号，一是使U13B（74LS10）输出高电平、74LS190（U9）的CT=1、74LS190（U9）工作在保持状态、数码管U4保持显示字符9不变、同时产生声讯和光电报警信号，二是使U6B（与门74LS11）输出低电平、U2（74LS175）的时钟脉冲信号CLK（上升沿有效）为0、U2被封锁、其后的抢答信号无效。 若在规定时间（9s）内某个时刻产生了有效抢答信号，则U6A（与门74LS11）输出的低电平，一是使U13B（与非门74LS10）输出高电平、74LS190（U9）的CT=1、U9（74LS190）工作在保持状态、数码管U4保持显示产生有效抢答信号的时间字符不变、同时产生声讯和光电报警信号，二是使U6B（与门74LS11）输出低电平、U2(74LS175)的时钟脉冲信号CLK（上升沿有效）为0、U2被封锁、其后的抢答信号无效。 图D 三路抢答器限时、报警电路 （2）仿真分析 ①检测时钟信号（555多谐振荡器） 时钟脉冲信号控制电路的振荡频率和控制功能检测，如图E所示。测得时钟脉冲信号（555多谐振荡器）的周期T=0.7ms，频率约为1.427kHz，远高于参赛选手的抢答频率，符合设计要求。 ②检测七段数码显示器译码/驱动电路及编码电路 从输出端往输入端，分别检测七段数码显示器译码/驱动单元电路和编码单元电路。测得功能正常符合设计要求。 ③系统检测 按设计要求进行系统仿真实验、分析，验证实际功能要求。工作时，主持人需先将抢答器的清零按钮“X”接低电平后，再接高电平（发出“开始抢答”的指令），则第一时间抢答成功的参赛者的组别符号被显示器显示，此时，其后的抢答信号应无效；若同时有两组或两组以上抢答，则所有的抢答信号无效，显示器显示0字符。测得功能正常，符合设计要求。 图E 时钟脉冲信号控制电路检测

五、实验结果的讨论、分析及总结： 将使用3线—8线译码器74LS138N构成编码、译码电路图与具有限时、报警功能的电路图进行整合。得到最终的三路抢答报时器的设计电路图，如下图F： 图F 三路抢答器设计总电路图