一、 选择题

1. 求逻辑函数Y?AB?B?AB的最简与或式（ ）

(A)A?B?AB(C)A?B?B(B)A?B(D)1

2. 函数F(A,B,C)=AB+BC+AC的最小项表达式为( ) 。

A．F(A,B,C)=∑m（0，2，4） B. (A,B,C)=∑m（3，5，6，7） C． F(A,B,C)=∑m（0，2，3，4） D. F(A,B,C)=∑m（2，4，6，7） 3. 求逻辑函数Y?ABC?ABC?ABC?A?BC的最简与或式 A. Y?ABC?A?BC B. Y?A?BC C. Y?1?BC D. 1 4. 求逻辑函数Y?ABC?ABC?ABC?A?BC的最简与或式

A. Y?AB?B B. Y?1 C. Y?A?B D. Y?ABC?AB?AC 5. 求逻辑函数Y(A,B,C,D)??(m0,m1,m2,m3,m4,m6,m8,m9,m10,m11,m14)最简与或式（ ）

(A)B?CD?AD(C)B?CD?AD(B)B?CD?ACD(D)B?CD?AD

6. 函数Y?ABC?AB的最简与或式（ ）

(A)AB?AB?AC?BC(C)0(B)AB?AB?AC?BC(D)1

7. 逻辑函数Y?ABC?(AB?AB?BC)，最少需要几个与非门可以实现此逻辑（ ）

(A) 2 (B) 3 (C) 4 (D) 5

8. 逻辑函数Y?CD(A?B)?ABC?ACD约束条件AB?CD?0的最简与或式（ ）

(A)B?AD?AC(C)B?AD?AC(B)B?AD?AC(D)B?AD?AC

9. 逻辑函数Y(A,B,C)?ABC?AC?BC的标准与或式为（ ）

(A)?m(1,3,5,7)(C)?m(1,2,5,7)(B)?m(0,3,5,7)(D)?m(1,3,5,6)

10. 图中门电路为74系列TTL门。要求当VI＝VIH时，发光二极管D导通并发光，

且发光二极管导通电流约为10mA，下列说法正确的是（ ）

VCCRDVIVI&DR&(A)(B)

(A)两个电路都不能正常工作 (B)两个电路都能正常工作 (C)电路（A）可以正常工作 (D)电路（B）可以正常工作

11. 74HC00为CMOS与非门采用+5V电源供电，输入端在下面哪种接法下属于逻辑0（ ） A．输入端接地 B. 输入端接高于3.6V电源 C. 输入端悬空 D. 输入端接同类与非门的输出高电平3.6V

12. 下列说法正确的是（ ）

(A)组合逻辑电路的输出不仅和该时刻的输入有关，还与电路原来的状态有关 (B)常用的组合逻辑电路有编码器、译码器、加法器、比较器、寄存器 (C)组合逻辑电路可能发生竞争冒险

(D)组合逻辑电路需要用状态方程来描述其逻辑功能

13. 用8选1数据选择器实现函数Y=ACD+ABCD+BC+BCD，A2、A1、A0分别接A、B、C，下列选项正确的是( ) 4分 (A) D0= D5=1 D1= D4=D D2= D D3= D6=D7=0 (B) D0= D5=0 D1= D4=D D2= D D3= D6=D7=1 (C) D0= D5=0 D1= D4=D D2= D D3= D6=D7=1 (D) D0= D5=0 D1= D4=D D2= D D3= D6=D7=0

14. 8线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出

Y2?Y1?Y0的值是（ ）。

A．111 B. 010 C. 000 D. 101

15. 十六路数据选择器的地址输入（选择控制）端有（ ）个。

A．16 B.2 C.4 D.8

16. 已知74LS138译码器的输入三个使能端（E3=1， E1=E2=0）时，地址码A2A1A0=011，则输出 Y7 ～Y0是( ) 。

A. 11111101 B. 10111111 C. 11110111 D. 11111111 17. 设计一个全加器，选择哪个方案可以实现（ ） (A)编码器和必要的门电路 (B)数值比较器和必要的门电路

(C)二进制译码器和必要的门电路 (D)7段显示译码器和必要的门电路

18. 函数F=AB+BC，使F=1的输入ABC组合为( )

A．ABC=000 B．ABC=010 C．ABC=101 D．ABC=110 19. 已知某电路的真值表如下，该电路的逻辑表达式为( )。

A．Y?C B. Y?ABC C．Y?AB?C D．Y?BC?C

A 0 0 0 0 B 0 0 1 1 C 0 1 0 1 Y 0 1 0 1 A 1 1 1 1 B 0 0 1 1 C 0 1 0 1 Y 0 1 1 1 20. 下列选项中是8421BCD码的是( )

A. 0101 B. 1010 C. 1100 D. 1111 21. 逻辑函数A?B?C?A?AB的最简与或式是( ) A. 1 B. A C. A D. A+B+C

22. 欲对全班40个学生以二进制代码表示，至少需要二进制码的位数是( )

A. 6 B. 5 C. 10 D. 53 23. 以下式子中不正确的是（ ）

A. A?B?A?B B. A?A?A C. 1?A?A D. 1?A?1 24. 在数字电路中，稳态时三极管一般工作在( )状态。在图示电路中，若ui?0，则三极管T( ),此时uo=( )

A．开关，截止，3.7V

B．放大，截止，5V C．开关，饱和，0.3V D．开关，截止，5V

25. 数字电路中的工作信号为( )。

A. 脉冲信号 B. 随时间连续变化的电信号 C.直流信号 D.模拟信号 26. 下列等式不成立的是( )

A. AB+AC+BC=AB+BC B. (A+B)(A+C)=A+BC

C. A+AB=A D. AB?AB?AB?AB?1 27. 最小项ABCD逻辑相邻项是（ ）

A.ABCD B.ABCD C.ABCD D.ABCD

28. 下列逻辑门类型中，可以用（ ）一种类型门实现另三种基本运算。 A．与非门 B．非门 C．或门 D．与门 29. n个变量的最小项是 。

A.n个变量的积项，它包含全部n个变量，每个变量可用原变量或非变量。 B.n个变量的和项，它包含全部n个变量，每个变量可用原变量或非变量。 C.n个变量的积项，它包含全部n个变量，每个变量仅为原变量。 D.n个变量的和项，它包含全部n个变量，每个变量仅为非变量。 30. 三态门输出高阻状态时，是正确的说法。

A.用电压表测量指针不动 B.相当于悬空C.电压不高不低D.测量电阻指针不动 31. 对于TTL与非门闲置输入端的处理，可以。

A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联 32. CMOS数字集成电路与TTL数字集成电路相比突出的优点是。 A.微功耗B.高速度C.高抗干扰能力D.电源范围宽

33. 如果要将一组并行的输入数据转换为串行输出，则应采用哪种电路（ ） A. 计数器 B. 编码器 C. 数据选择器 D. 数据分配器 34. 三位二进制编码器输出与输入端的数量分别为（ ） A.3个、2个 B.3个、8个 C.8个、3个 D.2个、3个

35. 七段显示译码器，当译码器七个输出端状态是abcdefg=0110011，高电平有效，输入一定为（ ）

A.0011 B.0110 C.0100 D.0101

36. 译码器驱动输出为低电平，则显示器应该选用（ ） A.共阴极显示器 B.共阳极显示器 C.两者均可 D.不能确定 37. 半加器的逻辑功能是（ ）

A、两个同位的二进制数相加 B、两个二进制数相加 C、两个同位的二进制数及来自低位的进位三者相加 D、两个二进制数的和的一半

38. 全加器的逻辑功能是（ ）

A、两个同位的二进制数相加 B、两个二进制数相加 C、两个同位的二进制数及来自低位的进位三者相加 D、不带进位的两个二进制数相加

39. 对于两个4位二进制数A（A3A2A1A0）、B（B3B2B1B0），下面说法正确的是（ ）

A、如果A3＞B3，则A＞B B、如果A3＜B3，则A＞B C、如果A0＞B0，则A＞B D、如果A0＜B0，则A＞B 40. 实现多输入、单输出逻辑函数，应选（ ）

A、编码器 B、译码器 C、数据选择器 D、数据分配器 41. 对于触发器和组合逻辑电路，以下（ ）的说法是正确的。 A、两者都有记忆能力 B、两者都无记忆能力

C、只有组合逻辑电路有记忆能力 D、只有触发器有记忆能力 42. CP有效期间，同步RS触发器的特性方程是（ ）。

A、Qn?1?S?RQn B、Qn?1?S?RQn（RS=0） C、Qn?1?S?RQn D、

Qn?1?S?RQn（RS=0）

43. CP有效期间，同步D触发器特性方程是（ ）。

A、Qn?1?D B、Qn?1?DQn C、Qn?1?D?Qn D、Qn?1?D?Qn 44. 对于JK触发器，输入J=0、K=1，CP脉冲作用后，触发器的Qn?1应为（ ）。 A、0 B、1 C、可能是0，也可能是1 D、与Qn有关、

45. JK触发器在CP脉冲作用下，若使Qn?1?Qn，则输入信号应为（ ）。 A、J?K?1 B、J?Q,K?Q C、J?Q,K?Q D、J?K?0 46. 具有“置0” “置1” “保持” “翻转”功能的触发器叫（A）。 A、JK触发器 B、基本RS触发器 C、同步D触发器 D、同步RS触发器

47. 仅具有“保持”“翻转”功能的触发器叫（ ）。

A、JK触发器 B、RS触发器 C、D触发器 D、T触发器 48. 仅具有“翻转”功能的触发器叫（ ）。

A、JK触发器 B、RS触发器 C、D触发器 D、T’触发器 49. 时序逻辑电路中一定包含（ ）

A、触发器 B、编码器 C、移位寄存器 D、译码器 50. 时序电路某一时刻的输出状态，与该时刻之前的输入信号（ ） A、有关 B、无关 C、有时有关，有时无关 D、以上都不对 51. 用n个触发器构成计数器，可得到的最大计数长度为（ ） A、n B、2n C、n2 D、2n

52. 同步时序逻辑电路和异步时序逻辑电路比较，其差异在于后者（ ） A、没有触发器 B、没有统一的时钟脉冲控制 C、没有稳定状态 D、输出只与内部状态有关

53. 一位8421BCD计数器，至少需要（ ）个触发器。

A、3 B、4 C、5 D、10

54. 经过有限个CP，可由任意一个无效状态进入有效状态的计数器是（ ）自启动的计数器。

A、能 B、不能 C、不一定能 D、以上都不对 55. 寄存器在电路组成上的特点是（ ）

A、有CP输入端，无数码输入端。 B、有CP输入端和数码输入端。 C、无CP输入端，有数码输入端。 D、无CP输入端和数码输入端。 56. 通常寄存器应具有（ ）功能。

A、存数和取数 B、清零和置数 C、A和B都有 D、只有存数、取数和清零，没有置数。

57. 表示脉冲电压变化最大值的参数叫（ ）。

A、脉冲幅度 B、脉冲宽度 C、脉冲前沿 D、脉冲后沿 58. 表示两个相邻脉冲重复出现的时间间隔的参数叫（ ）。 A、脉冲周期 B、脉冲宽度 C、脉冲前沿 D、脉冲后沿 59. 集成555定时器的输出状态有（ ）

A、0状态 B、1状态 C、0和1状态 D、高阻态 60. 多谐振荡器能产生（ ）

A、正弦波 B、矩形波 C、三角波 D、锯齿波

61. 用555定时器构成的施密特触发器的回差电压?UT可表示为（ ）

112A、VDD B、VDD C、VDD D、VDD

23362. 施密特触发器常用于对脉冲波形的（ ）。

A、计数 B、寄存 C、延时与定时 D、整形与变换

63. 图1为由或非门构成的基本SR锁存器，输入S、R的约束条件是 。

A．SR=0 B．SR=1 C．S+R=0 D．S+R=1

RG1≥1G1QS&QS≥1QR&QG2G2

图.1 图.2

64. 图2所示为由与非门组成的基本SR锁存器，为使锁存器处于“置1”状态，其S?R应为 。

A．S?R=00 B．S?R=01 C．S?R=10 D．S?R=11

65. 电路如图所示。实现Qn?1?Qn?A的电路是 。

ACP＆1DQQ1SCPAC11RQQC1ACP1＆1JQQ1JCPA1QQC11KC11KA． B． C． D

66. 电路如图所示。实现Qn?1?Qn的电路是 。

CP1TC1QQ1SCPC11RQCPQ1DC1QQACP1JC11KQQ

A． B． C． D． 67. 电路如图所示。输出端Q所得波形的频率为CP信号二分频的电路为 。

1JQ11JC1Q1DCPC1Q11DC1QCP1C11KQCP1KQQCPQ A． B． C． D．

68. 将D触发器改造成T触发器，如图所示电路中的虚线框内应是 。

TCP1DC1QQ

A．或非门 B．与非门 C．异或门 D．同或门 69. 米利型时序逻辑电路的输出是 。 A．只与输入有关 B．只与电路当前状态有关

C．与输入和电路当前状态均有关 D．与输入和电路当前状态均无关

70. 摩尔型时序逻辑电路的输出是 。

A．只与输入有关 B．只与电路当前状态有关

C．与输入和电路当前状态均有关 D．与输入和电路当前状态均无关

二、 填空题

1. 模拟信号的特点是在 和 上都是 变化的。

2. 数字信号的特点是在 和 上都是 变化的。 3. 数字电路主要研究 与 信号之间的对应 关系。 4. 用二进制数表示文字、符号等信息的过程称为_____________。

5. (11011)2?( )10，(1110110)2?( )8，(21)10?( )2。 6. (101010)2?( )10，(74)8?( )2，(D7)16?( )2。 7. 最基本的三种逻辑运算是 、 、 。 8. 逻辑等式三个规则分别是 、 、 。 9. 逻辑函数化简的方法主要有 化简法和 化简法。 10. 逻辑函数常用的表示方法有 、 和 。

11. 任何一个逻辑函数的 是唯一的，但是它的 可有不同的形式，逻辑函数的各种表示方法在本质上是 的，可以互换。 12. 写出下面逻辑图所表示的逻辑函数Y= 。

13. 写出下面逻辑图所表示的逻辑函数Y= 。

14. 半导体三极管作为开关元件时工作在 状态和 状态。 15. 与门电路和或门电路具有 个输入端和 个输出端。 16. 非门电路是 端输入、 端输出的电路。

17. TTL门电路具有 、 和 等优点。 18. OC门是一种特殊的TTL与非门，它的特点是输出端可以并联输出，即 。 19. 三态门除了高电平、低电平两个状态外，还有第三个状态，这第三个状态常称为 。

20. 根据逻辑功能的不同特点，逻辑电路可分为两大类： 和 。 21. 组合逻辑电路主要是由 、 和 三种基本逻辑门电路构成的。 22. 只考虑 ，而不考虑 的运算电路，称为半加器。 23. 不仅考虑 ，而且考虑 的运算电路，称为全加器。 24. 是编码的逆过程。

25. 数据选择器是在 的作用下，从 中选择 作为输出的组合逻辑电路。

26. 从奇偶校验角度来说，数码1011011是 码，1001011是 码。 27. 触发器具有 个稳定状态，在输入信号消失后，它能保持 。

28. 在基本RS触发器暗中，输入端RD或RD能使触发器处于 状态，输入端SD或SD能使触发器处于 状态。

29. 同步RS触发器状态的改变是与 信号同步的。

30. 在CP有效期间，若同步触发器的输入信号发生多次变化时，其输出状态也会相应产生多次变化，这种现象称为 。 31. 同步D触发器的特性方程为 。

32. 主从触发器是一种能防止 现象的触发器。 33. 在CP脉冲和输入信号作用下，JK触发器能够具有 、 、 、和 的逻辑功能。

34. 在CP脉冲有效期间，D触发器的次态方程Qn?1= ，JK触发器的次态方程Qn?1= 。

35. 对于JK触发器，当CP脉冲有效期间，若J=K=0时，触发器状态 ；若

J?K时，触发器 或 ；若J=K=1时，触发器状态 。 36. 对于JK触发器，若J=K，则可完成 触发器的逻辑功能。 37. 对于JK触发器，若J?K，则可完成 触发器的逻辑功能。 38. 将D触发器的D端与Q端直接相连时，D触发器可转换成 触发器。 39. 时序逻辑电路任何时刻的输出信号不仅取决于 ，而且还取决于 。

40. 时序逻辑电路逻辑功能的表示方法有 、 、 、和 四种。

41．用来记忆和统计输入CP脉冲个数的电路，称为 。 42. 用以存放二进制代码的电路称为 。

43. 具有存放数码和使数码逐位右移或左移的电路称为 。 44. 产生 的电路称为顺序脉冲发生器。 45. 脉冲周期T表示两个相邻脉冲的 。

2146. 集成555定时器的TH端，TR端的电平分别大于VDD和VDD，定时器的输

33出状态是 。

2147. 集成555定时器的TH端，TR端的电平分别小于VDD和VDD，定时器的输

33出状态是 。

48. 多谐振荡电路没有 ，电路不停地在两个 之间转换，因此又称 。

49. 在触发脉冲作用下，单稳态触发器从 转换到 后，依靠自身电容的放电作用，又能回到 。

50. 用555定时器构成的施密特触发器的回差电压可表示为 。 51. 用555定时器构成的施密特触发器的电源电压为15V时，其回差电压?UT为

V。

三、 判断题

1. 十进制数74转换为8421BCD码应当是(01110100)8421BCD。

2. 二进制只可以用来表示数字，不可以用来表示文字和符号等。

3. 十进制转换为二进制的时候，整数部分和小数部分都要采用除2取余法。 4. 若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等。

5. 证明两个函数是否相等，只要比较它们的真值表是否相同即可。

6. 在逻辑函数表达式中，如果一个乘积项包含的输入变量最少，那么该乘积项叫做最小项。

7. 当决定一件事情的所有条件全部具备时，这件事情才发生，这样的逻辑关系称为非。

8. 在全部输入是“0”的情况下，函数Y?A?B运算的结果是逻辑“0”。 9. 逻辑变量取值的0和1表示事物相互独立而又联系的两个方面。

10. 在变量A、B取值相异时，其逻辑函数值为1，相同时为0，称为异或运算。 11. 逻辑函数的卡诺图中，相邻最小项可以合并。

12. 对任意一个最小项，只有一组变量取值使得它的值为1. 13. 任意的两个最小项之积恒为0。

14. 半导体二极管、三极管、MOS管在数字电路中均可以作为开关元件来使用。 15. 与门、或门和非门都具有多个输入端和一个输出端。 16. 在与门电路后面加上非门，就构成了与非门电路。 17. CMOS门电路的输入端在使用中不允许悬空。 18. 任何时刻，电路的输出状态只取决于该时刻的输入，而与该时刻之前的电路状态无关的逻辑电路，称为组合逻辑电路。

19. 组合逻辑电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图五种方法来描述，它们在本质上是相通的，可以互相转换。 20. A?A型竞争冒险也称为1型竞争冒险。 21. A?A型竞争冒险也称为0型竞争冒险。

22. 3位二进制译码器应有3个输入端和8个输出端。 23. 3线—8线译码电路是三—八进制译码器。 24. 十六路数据选择器的地址输入端有四个。 25. 能将一个数据，根据需要传送到多个输出端的任何一个输出端的电路，称为数据选择器。

26. 触发器有两个稳定状态，一个是现态，一个是次态。 27. 触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。

28. 同一逻辑功能的触发器，其电路结构一定相同。 29. 仅具有反正功能的触发器是T触发器。

30. 时序逻辑电路的特点是在任何时刻的输出不仅和输入有关，而且还取决于电路原来的状态。

31. 时序逻辑电路由存储电路和触发器两部分组成。 32. 为了记忆电路的状态，时序电路必须包含存储电路，存储电路通常以触发器为基本单元电路组成。

33. 计数器能够记忆输入CP脉冲的最大数目，叫做这个计数器的长度，也称为计数器的“模”。

34. 同步时序电路和异步时序电路的最主要区别是，前者没有CP脉冲，后者有CP脉冲。

35. 同步时序电路和异步时序电路的最主要区别是，前者的所有触发器受同一时钟脉冲控制，后者的各触发器受不同的时钟脉冲控制。

36. 时序电路的逻辑功能可用逻辑图、逻辑表达式、状态表、卡诺图、状态图和时序图等方法来描述，它们在本质上是相通的，可以互相转换。 37. 当时序逻辑电路进入无效状态后，若能自动返回有效工作状态，该电路能自启动。

38. 单稳态触发器只有一个稳定状态。 39. 多谐振荡器有两个稳定状态。

40. 暂稳态持续的时间是脉冲电路的主要参数，它与电路的阻容元件有关。 41. 多谐振荡器是一种自激振荡电路，不需要外加输入信号，就可以自动地产生矩形脉冲。

42. 单稳态触发器和施密特触发器不能自动地产生矩形脉冲，但可以把其他形状的信号变换成矩形波。

四、 公式化简题

1. L?AB?AB?AB?AB 2. L??A?B???A?B???AB??AB? 3. L?B?ABC?AC?AB

4. L?ABCD?ABD?BCD?ABCBD?BC 5. L??AC?ABC??BC?ABC 6. L?AB?AD?ABD?ABCD

7. L?ABD?AD?ABC?ABCD?BCD?BCD 8. L?ABD?CDE?BCDE?ABCDE?AC 9. L?AB?ABD?ABD?BCD??A?B?C?D? 10. L?ABC?A?BC?AB

11. L?A??A?B??A?C??AB 12. L?ABACD?AD?BC?A?B 13. L?B?ABC?AC?AB 14. F?BCD?BC?ACD?ABC

五、 卡诺图化简题

1. Y(A,B,C,D)??m(0,2,5,6,7,8,9,10,11,14,15) 2. F(A,B,C,D)??m(2,6,7,8,9,10,11,13,14,15) 3. F?A，B，C，D?＝?m?0，2，4，7，8，10，12，13? 4. F(A,B,C,D)=∑m(0,4,5,6,8,9,10,13,15) 5. F(A,B,C,D)??m(1,3,4,5,7,10,12,14) 6. F(A,B,C,D)??m(1,2,3,5,6,7,8,9,12,13) 7. F(A.B.C.D)??m(0.1.2.5.8 .10.11.12.13.14.15)8. Y1?AB?AC?BC?BC?AC?AB 9. Y1?ABCD?ABCD?AB?AD?ABC 10. F?A,B,C,D???m?0,2,4,8,10,12? 11. F?A,B,C,D???m?0,1,2,5,6,8,9,10,13,14? 12. F?A,B,C???m?0,2,4,5,6?

13. F?A,B,C,D???m?0,1,2,3,4,6,8,9,10,11,14? 14. F?A,B,C,D???m?0,2,4,6,9,13???d?1,3,5,7,11,15? 15. F?A,B,C,D???m?0,13,14,15???d?1,2,3,9,10,11? 16. F?A,B,C,D???m?0,1,3,5,8,9???d?10,11,,12,13,14,15? 17. F?A,B,C,D???m?3,4,5,7,8,9,10,11???d?0,1,2,13,14,15?

????

18. F?A,B,C,D???m?0,1,4,6,9,13???d?2,3,5,7,11,15? 19. F?A，B，C，D?＝3，4，7，13，14?＋5，12，15? ∑m?1，∑d?2，20. F(A,B,C,D)=∑m(4,5,6,13,14,15)＋ ∑d(8,9,10,12) 21. L2(A,B,C,D)??m(0,1,4,5,6,8,9)??d(10,11,12,13,14,15)

22. Y(A,B,C,D)=∑m (1,9,12,14) + ∑d (3,4,5,6,7,11,13,15) 23. Y(A,B,C,D)=∑m（2,4,6,7,12,15）+∑d(0,1,3,8,9,11) 六、 分析题

1. 组合电路如图所示，分析该电路的逻辑功能。写出逻辑表达式并化简，画出真值表。

2. 分析如图所示的组合逻辑电路的功能。写出逻辑表达式并化简，画出真值表。

3. 试分析如图所示的组合电路，要求写出输出逻辑表达式，并判断电路在哪些输入信号状态突变时可能输出险象，为使电路工作可靠，用增加冗余项的方法消除险象，并画出修正后的逻辑电路。

4. 试分析图示组合逻辑电路，列出真值表，写出输出端的逻辑函数表达式，并化简，说明电路的功能。

5. 下图是一个组合逻辑电路，试对其进行分析，要求：写出输出X、Y的表达式并化简，列真值表，简述逻辑功能。

ABC=1=1&&&&XY&&

6.

7.

8.

9. 分析图示电路的逻辑功能，写出驱动方程、状态方程，列出功能表，画出状态转换图。

10. 分析图示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表，

并说明电路的逻辑功能。 A&BC≥1S≥1&1&&&≥1CO11. 已知逻辑电路如图所示，试分析其逻辑功能。要求写出与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。

ABC&P1&P2&P4&P3&

F

12. 电路如图所示，图中①~⑤均为2线—4线译码器。

（1）欲分别使译码器①~④处于工作状态，对应的C、D应输入何种状态（填表P3.12-1）；

（2）试分析当译码器①工作时，请对应A、B的状态写出Y10~Y13的状态（填表P3.12-2）；

（3）说明图P3.14的逻辑功能。

表P3.14-1 表P3.14-2

处于工作C、D应输入的状状态的译态 码器 C D ① ② ③ ④

A 0 0 1 1 B 0 1 0 1 Y10 Y11 Y12 Y13

Y10Y11Y12Y13Y20Y21Y22Y23Y30Y31Y32Y33Y40Y41Y42Y43Y0Y1Y2Y3①A1A0SY0Y1Y2Y3②A1A0SY0Y1Y2Y3③A1A0SY0Y1Y2Y3④A1A0SY0Y1Y2Y3A1A0ABCD⑤S

13. 写出如图所示电路的逻辑函数，并化简为最简与-或表达式。

CBA74HC138A0A1A2Y0Y1Y2Y3Y4Y5Y6Y7&L100E1E2E3

14．已知用8选1数据选择器74LS151构成的逻辑电路如图所示，请写出输出L的逻辑函数表达式，并将它化成最简与-或表达式。

CBAFYYA0A174LS151A2ED0D1D2D3D4D5D6D701

15. 下图所示是用二个4选1数据选择器组成的逻辑电路，试写出输出Z与输入M、N、P、Q之间的逻辑函数式。

Z≥1A0A1E0QPMNY4选1MUXD0D1D2D3A0A1EY4选1MUXD0D1D2D31

16. 分析图示电路，要求：

（1）写出JK触发器的状态方程；

（2）用X、Y、Qn作变量，写出P和Qn+1的函数表达式； （3）列出真值表，说明电路完成何种逻辑功能。

X&YCP≥1=1Q=1P1JC11KQ

17. 试分析如图同步时序逻辑电路，并写出分析过程。

FF01JC11KCPQ0FF11JC11KQ1FF2&1JC11KQ2

18. 同步时序电路如图所示。

（1）试分析图中虚线框电路，画出Q0、Q1、Q2波形，并说明虚线框内电路的逻辑功能。

（2）若把电路中的Y输出和置零端RD连接在一起，试说明当X0X1X2为110时，整个电路的逻辑功能。

≥1Y=1X0X1X2FF01JC11KRCPRDQ0Q0=1=1FF11JC11KRQ1Q1FF2&1JC11KRQ2Q2

19. 如图所示为由计数器和数据选择器构成的序列信号发生器，74161为四位二进制计数器，74LS151为8选1数据选择器。请问：74161接成了几进制的计数器？

A0A1A2E10000LY74LS151D0D1D2D3D4D5D6D7011CPEPQ0Q1Q2Q3COET74161&LDLDRD1CPD0D1D2D3RD

20. 试分析如图所示电路的逻辑功能。图中74LS160为十进制同步加法计数器，其功能如表所示。

1EPQ0Q1Q2Q3COET74LS160（1）LDCPD0D1D2D3RDCP1&EPQ0Q1Q2Q3COET74LS160（2）LD1CPD0D1D2D3RDC CP × ↑ × ×

RD LD EP × × 0 × ET × × 1 0 工作状态 置 零 预置数 保 持 保持（但CO=0） 0 1 1 1 × 0 1 1

↑ 1 1 1 1 计 数

21. 试分析如图所示时序电路的逻辑功能。

A T0 1T C1 FF0 & CP G1 T1 1T C1 FF1 Q1 Q1 Q0 Q0 & G2 Y

22. 试分析如图所示时序电路的逻辑功能。

X “1” CP 1J C＞ 1 1K FF1 Q1 =1 1J Q2 ＞ CQ1 1 1K FF2 Q2 & Y 23. 分析下图所示的同步时序电路。

& 1D CP ＞C1 FF0 Q0 1D ＞C1 FF1 Z0 Q1 1D ＞C1 FF2 Z1 Q2 Q0 Q1 Q2 Z2 24.

25.

26.

七、 设计题

1. 试用与非门设计一组合逻辑电路，其输入为3位二进制数，当输入中有奇数个1时输出为1，否则输出为0。

2. 4位无符号二进制数A（ A3A2A1A0），请设计一个组合逻辑电路实现：当0≤A＜8或12≤A＜15时，F输出1，否则，F输出0。

3. 约翰和简妮夫妇有两个孩子乔和苏，全家外出吃饭一般要么去汉堡店，要么去炸鸡店。每次出去吃饭前，全家要表决以决定去哪家餐厅。表决的规则是如果约翰和简妮都同意，或多数同意吃炸鸡，则他们去炸鸡店，否则就去汉堡店。试设计一组合逻辑电路实现上述表决电路。

4. 试设计一个全减器组合逻辑电路。全减器是可以计算三个数X、Y、BI的差，即D=X-Y-CI。当X＜Y+BI时，借位输出BO置位。

5. 设计组合逻辑电路，将4位无符号二进制数转换成格雷码。

6. 请用最少器件设计一个健身房照明灯的控制电路，该健身房有东门、南门、西门，在各个门旁装有一个开关，每个开关都能独立控制灯的亮暗，控制电路具有以下功能：

（1）某一门开关接通，灯即亮，开关断，灯暗；

（2）当某一门开关接通，灯亮，接着接通另一门开关，则灯暗； （3）当三个门开关都接通时，灯亮。

7. 设计一个能被2或3整除的逻辑电路，其中被除数A、B、C、D是8421BCD编码。规定能整除时，输出L为高电平，否则，输出L为低电平。要求用最少的与非门实现。（设0能被任何数整除）

8. 如图所示为一工业用水容器示意图，图中虚线表示水位，A、B、C电极被水浸没时会有高电平信号输出，试用与非门构成的电路来实现下述控制作用：水面在A、B间，为正常状态，亮绿灯G；水面在B、C间或在A以上为异常状态，点亮黄灯Y；面在C以下为危险状态，点亮红灯R。要求写出设计过程。

ABC

9. 用一个8线-3线优先编码器74HC148和一个3线-8线译码器74HC138实现3位格雷码→3位二进制的转换。

10. 用二个4选1数据选择器实现函数L，允许使用反相器。

L?E?ABCDE?ABCDE?ABCDE?ABDEF?BCE

11. 一个组合逻辑电路有两个控制信号C1和C2，要求：

（1）C2C1=00时，F?A?B

（2）C2C1=01时，F?AB （3）C2C1=10时，F?A?B

（4）C2C1=11时，F?AB

试设计符合上述要求的逻辑电路（器件不限）

12. 试用4选1数据选择器74LS153（1/2）和最少量的与非门实现逻辑函数

F?AC?CD?BCD。

13. 用8选1数据选择器74LS151设计一个组合电路。该电路有3个输入A、B、C和一个工作模式控制变量M，当M=0时，电路实现“意见一致”功能（A，B，C状态一致时输出为1，否则输出为0），而M=1时，电路实现“多数表决”功能，即输出与A，B，C中多数的状态一致。

14. 已知8选1数据选择器74LS151芯片的选择输入端A2的引脚折断，无法输入信号，但芯片内部功能完好。试问如何利用它来实现函数F(A,B,C)＝∑m(1,2,4,7)。要求写出实现过程，画出逻辑图。

15. 用三片四位数值比较器74LS85实现两个12位二进制数比较。

16. 用一片4位数值比较器74HC85和适量的门电路实现两个5位数值的比较。 17. 试用四片一位全加器实现8位数据奇偶校验器。

18. 试设计一个4输入、4输出逻辑电路。当控制信号C=0时，输出状态与输入状态相反；C=1时，输出状态与输入状态相同。可采用各种逻辑门电路来实现。 19. 试用2输入与非门设计一个3数入的组合逻辑电路。当输入的二进制码小于3时输出为0，否则输出为1.

20. 试设计一个4位奇偶校验器，即当4位数中有奇数个1时输出为0，否则输出为1.可采用各种逻辑功能门电路来实现。

21. 某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以下条件时表示同意：有三人或三人以上同意，或者有两人同意，但其中一人是教练。试用2输入与非门设计电路。

22. 设计一个序列检测器，用来检测二进制序列。每当连续收到3个1（或3个以上1）时，该检测器输出为1，否则为0。 23. 设计一个二进制数码串行加法器。 24. 用T触发器作存储元件，设计一个两位二进制减1计数器。电路工作状态受输入信号x的控制。当x=0时，电路状态不变；当x=1时，在时钟脉冲作用下进行减1计数。计数器有一个输出z，当产生借位时z=1，否则z=0。 25. 用D触发器设计一个8421 BCD码同步十进制加计数器。 26. 设计一个串行数据检测器。电路的输入信号X是与时钟脉冲同步的串行数据，其时序关系如下图所示。输出信号为Z；要求电路在X信号输入出现110序列时，输出信号Z为1，否则为0。

27. 用D 触发器设计状态变化满足下状态图的时序逻辑电路

0/0 a 1/0 0/0 b 1/0 1/0 g 1/1 d 1/1 0/0 f 1/1 0/0 1/1 e 0/0 0/0 c 0/0 28. 用上升沿D触发器和门电路设计一个带使能EN的上升沿D触发器，要求当EN=0时，时钟脉冲加入后触发器也不转换；当EN=1时，当时钟加入后触发器正常工作，注：触发器只允许在上升沿转换。

29. 试用D触发器设计一个同步五进制加法计数器，要求写出设计过程。

30. 设计三相步进电机控制器：工作在三相单双六拍正转方式，即在CP作用下控制三个线圈A、B、C按以下方式轮流通电。

AABBBCCCA QQQ210100110010101001011

31. 图为一个米利型序列检测器的状态转换图。用D触发器实现该电路（S0、S1、S2的编码分别为00、01、11）

SX/Z0/0S01/0S10/01/1S21/0

32. 设计一个串行编码转换器，把一个8421BCD码转换成余3BCD码。输入序列（X）和输出序列均由最低有效位开始串行输入和输出。要求将串行编码转换器设计成米利型电路。 8421BCD码

0/0余3BCD码

0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 1 1 1 1 1 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 33. 用74161构成十一进制计数器。要求分别用“清零法”和“置数法”实现。 34. 试用图（a）所示的电路和最少的门电路实现图（b）的功能，要求发光二极管亮三秒暗四秒，??，周期性地重复。

EPQ0Q1Q2Q3COET74161LDLDRD+5VCPR1TTL11s2亮345暗6789CPD0D1D2D3RD重复前面过程

（a） （b）

35. 设计一个可控计数器，X=0时实现8421BCD码计数器，X=1时实现2421BCD码计数器。

8421BCD码 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 1 1 1 1 1 2421BCD码 0 0 0 0 1 0 1 1 1 1 0 0 1 1 0 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 36. 用十六进制同步加法计数器74161设计能自启动的2421BCD码十进制加法计数器，可用必要的门电路。

37. 用两片集成计数器74161构成75进制计数器，画出连线图。 38. 用两片74161和门电路实现同步双模计数器。当M=0时24进制，M=1时60进制，要求电路不能过渡状态。

八、 画图题

1. 教材P240页 5.4.3.

2. 教材P240页 5.4.5. 3. 教材P241页 5.4.6. 4. 教材P241页 5.4.7. 5. 教材P241页 5.4.8. 6. 教材P242页 5.4.9.

7. 由或非门构成的基本SR锁存器如图所示，已知输入端S、R的电压波形，试画出与之对应的Q和Q的波形。

RG1≥1QRSS≥1QQG2Q

8. 由与非门构成的基本SR锁存器如图所示，已知输入端 S、R的电压波形，试画出与之对应的Q和Q的波形。

SG1&QSRR&QQG2Q

9. 钟控SR锁存器符号如图（a）所示，设初始状态为0，如果给定CP、S、R的波形如图（b）所示，试画出相应的输出Q波形。

SCPR1SC11RQQCPSRQ

（a） （b）

10. 有一上升沿触发的JK触发器如图（a）所示，已知CP、J、K信号波形如图（b）所示，画出Q端的波形。（设触发器的初始态为0）

JCPK1JC11KQQCPJKQ

（a） （b）

11. 试画出如图所示时序电路在一系列CP信号作用下，Q0、Q1、Q2的输出电压波形。设触发器的初始状态为Q=0。

FF01CP1JC11KQ0FF011JC11KQ1FF01JC11KQ2

12. 由JK触发器和D触发器构成的电路如图（a）所示，各输入端波形如图（b），当各个触发器的初态为0时，试画出Q0和Q1端的波形。

1ARD1JC11KQ0Q0B1DC1Q1Q1AQ0Q1B

（a） （b）

13. 时序电路如图（a）所示。给定CP和A的波形如图（b）所示，画出Q1、Q2、Q3的波形，假设初始状态为0。

1A1JC11KRQ1&11JC11KQ2&11JC11KQ3CP

（a）

ACPQ1Q2Q3（b）

14. 画出图中脉冲触发器JK触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入J、K的电压波形如图所示。设触发器的初始状态为Q=0；

CLKtJtKtQJCLKK1JC1Q’1KQtQ’t

15. 已知CMOS边沿触发器输入端D和时钟信号CLK的电压波形如图所示，试画出Q和Q’端对应的电压波形。假定触发器的初始状态为Q=0。

CLKtDtQDCLK1DC1QQ’

tQ’t