习题4
4－1 分析图P4－1所示的各组合电路，写出输出函数表达式，列出真值表，说明电路的逻辑功能。
F?AeB；F3?AB 解：图（a）：F1?AB；2真值表如下表所示： A 0 0 1 1 B 0 1 0 1 F1 0 0 1 0 F2 1 0 0 1 F3 0 1 0 0 其功能为一位比较器。A>B时，F1?1；A=B时，F2?1；A F2??M(0,1,2,4)??m(3,5,6,7) 真值表如下表所示： A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F1 0 1 0 0 1 0 0 1 F2 0 0 0 1 0 1 1 1 功能：一位全加器，F1为本位和，F2为本位向高位的进位。 F?AeB；F3?AB 图（d）：F1?AB；2A 0 0 1 1 B 0 1 0 1 F1 0 1 0 0 F2 1 0 0 1 F3 0 0 1 0 功能：为一位比较器，A 4－2 分析图P4－2所示的组合电路，写出输出函数表达式，列出真值表，指出该电路完成的逻辑功能。 解：该电路的输出逻辑函数表达式为： F?A1A0x0?A1A0x1?A1A0x2?A1A0x3 因此该电路是一个四选一数据选择器，其真值表如下表所示： A1 0 0 1 1 A0 0 1 0 1 F x0 x1 x2 x3 4－3 图P4－3是一个受M控制的代码转换电路，当M＝1时，完成4为二进制码至格雷码的转换；当M＝0时，完成4为格雷码至二进制的转换。试分别写出Y0,Y1,Y2,Y3的逻辑函数的表达式，并列出真值表，说明该电路的工作原理。 解：该电路的输入为x3x2x1x0，输出为Y3Y2Y1Y0。真值表如下： M=1 x3 0 0 0 0 0 0 0 0 x2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 x1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 x0 0 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 Y3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Y2 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 Y1 0 0 1 1 1 1 0 0 1 1 0 0 0 0 1 1 Y0 0 1 1 0 0 1 1 0 1 0 0 1 0 1 1 0 M=0 1 1 1 1 1 1 1 1 ?Y3?x3?Y?x?x?232时，由此可得：当M?1 ??Y1?x2?x1??Y0?x1?x0完成二进制至格雷码的转换。 ?Y3?x3?Y?x?x?232当M?0时， ??Y1?x3?x2?x1?Y2?x1??Y0?x3?x2?x1?x0?Y1?x0完成格雷码至二进制的转换。 4－4 图P4－4是一个多功能逻辑运算电路，图中S3,S2,S1,S0为控制输入端。试列表说明电路在S3,S2,S1,S0的各种取值组合下F与A,B的逻辑关系。 解：F?(S3AB?S2AB)?(S1B?S0B?A)，功能如下表所示， S3 0 0 S2 0 0 S1 0 0 S0 0 1 F A S3 1 1 S2 0 0 S1 0 0 S0 0 1 F AB A?B A?B 0 0 1 0 A?B 1 0 1 0 B 0 0 1 1 1 1 0 1 1 AB 0 0 0 1 1 1 0 0 1 0 1 0 AB B 1 1 1 1 1 1 0 0 1 0 1 0 0 AB AeB A?B 0 1 1 1 A?B 1 1 1 1 A 两个变量有四个最小项，最多可构造24种不同的组合，因此该电路是一个能产生十六种函数的多功能逻辑运算器电路。 4－5 已知某组合电路的输出波形如图P4－5所示，试用最少的或非门实现之。 解：F(ABC)?电路图如下： ?m(1,3,6,7)???(0)?(A?C)?A?B AFBC 4－6 用逻辑门设计一个受光，声和触摸控制的电灯开关逻辑电路，分别用A,B,C表示光，声和触摸信号，用F表示电灯。灯亮的条件是：无论有无光，声信号，只要有人触摸开关，灯就亮；当无人触摸开关时，只有当无关，有声音时灯才亮。试列出真值表，写出输出函数 表达式，并画出最简逻辑电路图。 解：根据题意，列出真值表如下： A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 1 1 1 0 1 0 1 由真值表可以作出卡诺图，如下图： C AB 00 10 11 10 0 1 F由卡诺图得到它的逻辑表达式为： ?AB?C0 1 1 1 0 1 0 1 由此的到逻辑电路为： ABCF 4－7 用逻辑门设计一个多输出逻辑电路，输入为8421BCD码，输出为3个检测信号。要求： （1） 当检测到输入数字能被4整除时，F1＝1。 （2） 当检测到输入数字大于或等于3时，F2＝1。 （3） 当检测到输入数字小于7时，F3＝1。 解：f1(ABCD)?CD f2(ABCD)?A?B?CD f3(ABCD)?AC?AB?CD 4－8 用逻辑门设计一个两位二进制数的乘法器。 解：二进制乘法：设两个2位二进制数的乘法运算结果为：A(A1A0)?B(B1B0)?P3P2PP10 电路图如下图所示： C0 S3 S2 S1 S0 P3 P2 P1 P0 SO SO CO ∑1 CO ∑0 CI CI & & & & S3 S2 S1 S0 CO 74LS83(1) CI “1A3 A2 A1 A0 B3 B2 B1 B0 ” 1 1 1 1 A3 A2 A1 B3 B2 B1 B0 B1 B0 4－9 设计一个全加（减）器，其输入为A,B,C和X(当X＝0时，实现加法运算；当X＝1时，实现减法运算)，输出为S(表示和或差)，P（表示进位或借位）。列出真值表，试用3个异或门和3个与非门实现该电路，画出逻辑电路图。 解：根据全加器和全减器的原理，我们可以作出如下的真值表： X 0 0 0 0 0 0 0 0 1 1 1 A 0 0 0 0 1 1 1 1 0 0 0 B 0 0 1 1 0 0 1 1 0 0 0 C 0 1 0 1 0 1 0 1 0 0 1 S 0 1 1 0 1 0 0 1 0 1 1 P 0 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 0 1 0 1 0 0 1 0 0 1 1 0 0 0 1 由真值表可以画出卡诺图，由卡诺图得出逻辑表达式，并画出逻辑电路图： ABCXSP 4－10 设计一个交通灯故障检测电路，要求红，黄，绿三个灯仅有一个灯亮时，输出F＝0；若无灯亮或有两个以上的灯亮，则均为故障，输出F＝1。试用最少的非门和与非门实现该电路。要求列出真值表，化简逻辑函数，并指出所有74系列器件的型号。 解：根据题意，我们可以列出真值表如下： 红（A） 0 0 0 0 1 1 1 1 黄(B) 0 0 1 1 0 0 1 1 绿(C) 0 1 0 1 0 1 0 1 F 1 0 0 1 0 1 1 1 对上述的真值表可以作出卡诺图，由卡诺图我们可以得出以下的逻辑函数： F?AB?AC?BC?ABC?AB?AC?BC?ABC 逻辑电路图如下所示： ABCF 4－11试用两片8线－3线优先编码器74LS148组成16线－4线优先编码器，画出逻辑电路图，说明其逻辑功能。 解：逻辑电路图如下： Y2Y1Y0Y3Y2Y1Y0YEXYSSI7I6I5I4I3I2I1I0Y2Y1Y0YEXYSSI15I14I13I12I11I10I9I8 S?1逻辑功能：是一个16－4编码器。 4－12 （1）图P4－12为3个单译码逻辑门译码器，指出每个译码器的输出有效电平以及相应的输出二进制码，写出译码器的输出函数表达式。 （2）试画出与下列表达式对应的单译码器逻辑电路图。 ①Y?A3A2A1A0 ②Y?A3A2A3A2A1A0 1A0 ③Y?A4A解：对于（a）图来说。Y?A3A2A1A0 (b) Y?A2A1A0 (c) Y?A3A2A1A0 对于（1）逻辑电路图为： A2A3A1A0（2）逻辑电路图如下图： Y A3A2A0A1（3）逻辑电路图如下图： Y A4A3A2A0A1Y 4－13 试用一片3－8译码器和少量逻辑门设计下列多地址输入的译码电路。 （1） 有8根地址输入线A7~A1,要求当地址码为A8H,A9H,…,AFH时，译码器输出为 Y0~Y7分别被译中，且地电平有效。 （2） 有10根地址输入线A9～A0，要求当地址码为2E0H,2E1H, …,2E7H时，译码器输 出Y0~Y7分别被译中，且地电平有效。 解：（1）当E1E2AE2B?100,即A7A5A3?111,A6A4?00,A2A1A0从000～111变化时Y0~Y7分别被译中，电路如下图所示： Y0Y7Y0Y1Y2Y3Y4Y5Y6Y73?8译码器E1E2AE2BA2A1A0A7A5A3A2A1A0000A6A40& （2）当E1E2AE2B?100，即A9A7A5A3?1111,A8A4A3?000,A2A1A0从000～111变化时， Y0~Y7分别被译中。电路如下图所示： Y0Y7Y0Y1Y2Y3Y4Y5Y6Y73?8译码器E1E2AE2BA2A1A0A7A6A5A8A4A3A2A1A0A9 4－14 试用一片3－8译码器74LS138和少量的逻辑门实现下列多输出函数： （1）F1?AB?ABC (2) F2?A?B?C (3) F3?AB?AB 解：F1??m(0,6,7)?YYY067 F2??m(0,2~7)?M1?Y1 F3??m(2,3,4,5)?M1?Y2Y3Y4Y5 电路图如下图所示： F3F1F2Y0Y1Y2Y3Y4Y5Y6Y73?8译码器E1E2AE2BA2A1A0ABC1 4－15 某组合电路的输入X和输出Y均为三位二进制数。当X<2时，Y=1；当2?X?5时，Y=X+2；当X>5时，Y=0。试用一片3－8译码器和少量逻辑门实现该电路。 解：由题意列出真值表如下： X 000 001 010 011 100 101 110 111 Y 001 001 100 101 110 111 000 000 电路图如下图所示：输入X＝ABC，输出为Y。 0Y?X?21Y7Y6Y5Y4Y3Y2Y1Y03?8译码器A3A2A1E1E2E3ABC1 4－16 由3－8译码器74LS138和逻辑门构成的组合 逻辑电路图P4－16所示。 （1） 试分别写出F1，F2的最简与或表达式。 （2） 试说明当输入变量A,B,C,D为何种取值时，F1＝F2＝1。 ?F1?0解：（1）当D=1时，? F?1?2??F1(A,B,C)?m0?m3?m4?ABC?ABC?ABC当D=0时，? ??F2(A,B,C)?m4m6m7?(A?B?C)(A?B?C)(A?B?C)将F1，F2分别填入四变量的卡诺图后可得： F1(A,B,C)??m(0,6,8)?D(B?C)(B?C)(A?B) F2(A,B,C)??M(8,12,14)?(A?B?D)(A?C?D) (2)当ABCD=0000或0110时，F1＝F2＝1 4－17 已知逻辑函数F(a,b,c,d)?少量逻辑门实现该电路。 解：由题意的，F(a,b,c,d)?电路图如下图所示： ?m(1,3,7,9,15)，试用一片3－8译码器74LS138和 ?m(1,3,7,9,15)?(ABC?ABC?ABC?ABC?ABC)D FY0Y1Y2Y3Y4Y5Y6Y73?8译码器E1E2AE2BA2A1A0DAB1 4－18 某2－4译码器的逻辑符号和功能表如图P4－18所示。试用尽量少的译码器和或门实现下列函数（允许反变量输入）： （1）F(W,X,Y,Z)?WXY?XYZ?WZ （2）G(W,X,Y,Z)?WYZ?XY 解：根据题意，输入分别为X,Y,W,Z。 对于（1）来说，我们可以作出如下的逻辑电路图： FY0Y1Y2E1Y3A0A1E2XWYZ （2）由题，我们可以得出如下的逻辑电路图： FY0Y1Y2E1Y3A0A1E2 4－19 由3－8译码器构成的脉冲分配器电路图如图P4－19所示。 （1） 若CP脉冲信号加在E2端，试画出Y0~Y7的波形； （2） 若CP脉冲信号加在E1端，试画出Y0~Y7的波形。 XWYZ 解：（1）CP=1时，Yi?1；CP=0时Y0~Y7按A2A1A0的变化分别译码。波形如下图所示： CPA0A1A2Y0Y1Y2Y3Y4Y5Y6Y7 （2）CP=1时Y0~Y7按A2A1A0的变化分别译码；CP=0时，Yi?1。波形图如下图所示： CPA0A1A2Y0Y1Y2Y3Y4Y5Y6Y7 4－20 试用三片3－8译码器组成5－24译码器。 解：5－24译码器如下图所示，图中：A4A3A2A1A0为地址输入，Y0Y1LY23为译码输出。 当A4A3＝00时，左边第一片译码器工作， A4A3＝01时，中间一片译码器工作； A4A3＝10时，右边一片译码器工作； A4A3＝11时，三片译码器全部禁止。 Y0Y7Y8Y15Y16Y23Y0Y1Y2Y3Y4Y5Y6Y73?8译码器E1E2AE2BA2A1A01Y0Y1Y2Y3Y4Y5Y6Y73?8译码器E1E2AE2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y73?8译码器E1E2AE2BA2A1A0A0A1A2A3A4 4－21 用一片BCD码十进制译码器和附加门实现8421BCD码至余3码的转换电路。 解：E3??m(5,6,7,8,9) E2??m(1,2,3,4,9) E1??m(0,3,4,7,8) E0??m(0,2,4,6,8) 电路图如下图所示： E0E1E2E3Y0Y1Y2Y3Y4Y5Y6Y7Y8Y94?10译码器A3A2A1A0D8D4D2D1(8421BCD码输入) 4－22 试用一片4－16译码器组成一个5421BCD码十进制数译码器。 解：根据四位二进制码和5421BCD码的对应关系，可得如下图所示的电路： Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y0Y4Y8Y12Y15(4－16译码器)A3A2A1A0D5D4D2D1(8421BCD码输入)SASB 4－23 试用8选1数据选择器74LS151实现下列逻辑函数（允许反变量输入，但不能附加门电路）： （1）F?A?B?AC?BC (2) F(A,B,C)??m(0,2,3,6,7) ?m(0,4,5,8,12,13,14) ?m(0,2,5,7,8,10,13,15) （3）F(A,B,C,D)?(4) F(A,B,C,D)?(5) F(A,B,C,D)?解： (1) F??m(0,3,5,8,11,14)??d(1,6,12,13) m?m(2,4)?(ABC)(0,0,1,0,1,0,0,0)T T(2) F?(ABC)m(1,0,1,1,0,0,1,1) (3) F?(ACD)m(1,B,0,0,1,B,B,0)T?(BCD)m(1,0,0,0,1,1,A,0)T?(ABC)m(D,0,1,0,D,0,1,D)T TT(4) F?(0BD)m(1,0,0,1,0,0,0,0)?(BD0)m(1,0,0,0,0,0,1,0) (5) F?(ACD)m(B,1,0,B,1,0,B,B)T?(BCD)m(1,0,0,1,0,1,1,0)T?(ABC)m(1,D,D,0,D,D,0,D)T 4－24 试用16选1数据选择器和一个异或门实现一个八用逻辑电路。其功能要求如表P4－1所示。 S2S1S0 000 F 0 001 010 011 100 101 110 111 A+B AB A?B 1 A?B AB AeB 解：根据真值表得出：F?f(S2S1S0AB)，即F为五变量函数。若令Y?f(S1S0AB)，则有F?S2?Y，即S2＝0时F?Y，S2＝1时F?Y，因此可先用16选1MUX来实现Y，再加一个异或门实现F。所以F?S2?Y。 F?(AS2S1S0)m(0,0,0,0,0,1,1,1,1,1,1,0,0,1,1,1,0)T 电路图如下： F?1S2S1S0ABYA2A1S16选1MUXABD0D1D2D3D4D5D6D7D8D9D10D11D12D13D14D151 4－25 由74LS153双4选1数据选择器组成的电路如图P4-25所示。 （1） 分析该电路，写出F的最小项表达式F(A,B,C,D) （2） 改用8选1 实现函数F，试画出逻辑电路。 解：(1) F??m(2,5,6,7,8,10,11,12,14,15) (2) F?(ACD)m(0,B,1,B,1,0,1,1)?(ABD)m(C,0,C,1,1,C,1,C) 4－26 用4选1数据选择器和3－8译码器组成20选1数据选择器和32选1数据选择器。 解：20选1MUX电路如下图所示。构成32选1MUX需要用8个4选1MUX，其中20选1的电路图如下图所示。 1A2A3A4YA0A1A2S3S2S13?8译码器Y0Y1Y2Y3Y4Y5Y6Y7A1A0SYA1A04选1MUXD0D1D2D3A1SYA04选1MUXD0D1D2D3D4D7SYA04选1MUXD0D1D2D3SYA1A04选1MUXD0D1D2D3YA1SA04选1MUXD0D1D2D3D0D3D8D11D12D15D16D19 4－27 试说明图4.3.28所示的16位数值比较器的工作原理。 （1） 若输入数据A15~A0=B536H, B15~B0=B5A3H，其输出FA?B,FA?B,FA?B各为何 值？ （2） 试用3片4位数值比较器以并联扩展方式连接成12位数值比较器，画出逻辑电路 图，说明其工作原理。 解：（1）输出值FA?B＝1，FA?B＝0，FA?B＝0。 （2）逻辑电路图如下图所示： A?BA?B74LS85(4)A?BA3A2A1A0B3B2B1B0FA?BFA＝BFA?B1FA?BFA＝BFA?BA?BA?B74LS85(3)A?BA3A2A1A0B3B2B1B0FA?BFA＝BFA?B1A?B74LS85(2)A?BA?BA3A2A1A0B3B2B1B0FA?BFA＝BFA?B1A?BA?B74LS85(1)A?BA3A2A1A0B3B2B1B01A11A10A9A8B11B10B9B8A7A6A5A4B7B6B5B4A3A2A1A0B3B2B1B0工作原理：（1）（2）（3）片的数值比较器同时进行比较，然后把比较的结果送入第四片比较器中比较，然后就可以得到12位的数值的比较结果了。 4－28 试用一片4位数值比较器74LS85和一片4位二进制加法器74LS283设计一个4位二进制数到8421BCD码的转换电路。 解：根据题意，我们可以列出真值表如下所示： 十进制 N 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 二进制码 ABCD 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 8421BCD码 F4F3F2F1 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 由真值表可得到如下的电路图： F3F2F1F0F3F2F1F0FA?BFA＝BFA?B74LS283B3B2B1B0A3A2A1A0A?BA?B74LS85A?BA3A2A1A0B3B2B1B011ABCD1 4－29 试用一片4位数值比较器74LS85和一片4位二进制加法器74LS283设计一个8421BCD码到5421BCD码的转换电路。 解：由题意画出真值表如下所示： 十进制 N 0 1 2 3 4 5 6 7 8 9 10 8421BCD码 ABCD 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 5421BCD码 F4F3F2F1 0000 0001 0010 0011 0100 1000 1001 1010 1011 1100 1101 11 12 13 14 15 1011 1100 1101 1110 1111 1110 1111 ×××× ×××× ×××× 即在输入小于4的时候，8421BCD和5421BCD是相同的，当输入大于4时，5421BCD等于8421BCD码的数加上0011，就可以得到相应的8421BCD码到5421BCD码的转化。 逻辑电路图如下： F3F2F1F0F3F2F1F0FA?BFA＝BFA?B74LS283B3B2B1B0A3A2A1A0A?BA?B74LS85A?BA3A2A1A0B3B2B1B011ABCD 4－30 设X,Y分别为4位二进制数，试用4位二进制全加器74LS283实现一个 F?2(A?B)的运算电路。 解：因X+Y最大为(11110)2,则可用一片四位加法器实现，2（X+Y）可用（X+Y）之值左移一位求得，故用一片四位加法器实现X+Y之后末尾补0即可得到2（X+Y），逻辑电路图如下图所示： 2(X?Y)S5S4S3S2S1S0C4F3F2F1F0C0A3A2A1A0B3B2B1B0XY 4－31 判断下列函数是否存在冒险现象。若有，消除之。 （1）F?AB?AC?BC （2）F?AB?AC?BC （3）F?(A?B?C)(A?B?C)(A?B?C) 解：（1）用K图法判断。 AB?00时C变化??F1：BC?11时A变化?均可能产生0型冒险 AC?10时B变化??AB?01时C变化??F2：BC?01时A变化?均可能产生0型冒险 AC?10时B变化??AC?10时F=B?B,B变化??F3：?均可能产生1型冒险 BC?00时F=A?A，A变化??（2）用增加冗余项的办法消除冒险现象。 F1?AB?AC?BC?AB?BC?AC F2?AB?AC?BC?AB?AC?BC F3?(A?B?C)(A?B?C)(A?B?C)(A?C)(B?C)