4．有一个1024K*32位的存储器，由128K*8位的DRAM芯片构成。问： (1) 总共需要多少DRAM芯片? (2) 设计此存储体组成框图。

(3) 采用异步刷新方式，如单元刷新间隔不超过8ms，则刷新信号周期是多少?

1024K*32

解：(1)128K*8 (2)

?32片

A0-A16CPUD0-D31Y1A-AY2Y3Y4Y5Y6Y7Y83:8译码器1719

(3)如果选择一个行地址进行刷新，刷新地址为A0-A8，因此这一行上的2048个存储元同

时进行刷新，即在8ms内进行512个周期。刷新方式可采用：在8ms中进行512次刷新操作的集中刷新方式，或按8ms/512 = 15.5us刷新一次的异步刷新方式。

5．要求用256K*l6位SRAM芯片设计1024K*32位的存储器。SRAM芯片有两个控制端：当CS有效时，该片选中。当W/R＝1时执行读操作，当W/R=0时执行写操作。 解： 所设计的存储器单元数为1M，字长为32，故地址长度为20位（A19~A0），所用芯片存储单元数为256K，字长为16位，故占用的地址长度为18位（A17~A0）。由此可用位并联方式与地址串联方式相结合的方法组成组成整个存储器，共8片RAM芯片，并使用一片2：4译码器。其存储器结构如图所示。

A19A18Y0Y1Y2Y3CS0~CS3D31-D16(高16位)CS0256k*16CS1W/RCS2CS3CPUA17-A16256k*16W/RCS0CS1CS2CS3D15-D0(低16位)W/R6．用32K*8位的EPROM芯片组成128K*16位的只读存储器，试问： (1) 数据寄存器多少位? (2) 地址寄存器多少位?

(3) 共需多少个EPROM芯片? (4) 画出此存储器组成框图。

解：(1) 系统16位数据，所以数据寄存器16位

17

(2) 系统地址128K＝2，所以地址寄存器17位 (3) 共需要8片 (4) 组成框图如下

7．某机器中，已知配有一个地址空间为0000H—3FFFH的ROM区域。现在再用一个RAM芯片(8K*8)形成40K*l6位的RAM区域，起始地为6000H。假设RAM芯片有CS和WE信号控制端。CPU的地址总线为A15—A0，数据总线为D15—D0，控制信号为R/W(读/写)，MREQ(访存)，要求：

(1) 画出地址译码方案。

(2) 将ROM与RAM同CPU连接。 解：(1)组内地址用A12~A0

(2)小组译码器使用3：8译码器

(3)RAM1~RAM5各用两片8K*8的芯片位并联连接

A0-A12ROMRAM8K*8RAM8K*8RAM8K*8RAM8K*8RAM8K*8D0-D15CPURAM8K*8RAM8K*8RAM8K*8RAM8K*8RAM8K*83:8译码器

8．设存储器容量为64M，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织。存储周期T＝lOOns，数据总线宽度为64位，总线传送周期，τ=50ns。求：顺序存储器和交叉存储器的带宽各是多少?

解：顺序存储器和交叉存储器连续读出m = 8个字的信息总量都是：

q = 64位*8 = 512位

顺序存储器和交叉存储器连续读出8个字所需的时间分别是：

t1 = mT = 8*100ns = 8*10-7s

t2?T?(m?1)??100ns?7*50ns?450ns?4.5*10?7A13-A15 顺序存储器和交叉存储器的带宽分别是：

W1?q/t1?512?(8*10?7ns

)?64?10[位/s] )?113.8?10[位/s]

77W2?q/t2?512?(4.5*10?79．CPU执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache／主存系统的效率和平均访问时间。

解：cache的命中率

H?r?NcNc?NmTc?24040?24202420?80?0.968

Tm?6 cache/主存系统效率e为

r?(1?r)H 平均访问时间Ta为

e?1*100%?16?(1?6)*0.968*100%?86.2%

e0.862ns

10．已知cache存储周期40ns，主存存储周期200ns，cache／主存系统平均访问时间为50ns，求cache的命中率是多少?

解：已知cache／主存系统平均访问时间ta=50ns，而ta = h*tc+(1-h)*tm；

所以 h*tc+tm-h*tm=50ns , (tc-tm)*h=50-tm

h=(50-tm)/(tc-tm)=(50-200)/(40-200)=150/160=93.75%

11．主存容量为4MB，虚存容量为1GB，则虚拟地址和物理地址各为多少位?如页面大小为4KB，则页表长度是多少?

解：主存容量为4MB，则物理地址是22位，

虚存容量为1GB，则虚拟地址是30位

301218

如页面大小为4KB，则页表长度是2/2=2=256K 12．假设可供用户程序使用的主存容量为200KB，而某用户的程序和数据所占的主存容量超过200KB，但小于逻辑地址所表示的范围。请问：具有虚存与不具有虚存对用户有何影响? 答：没有虚存，则该程序不可能运行，因为在没有虚存的系统中要运行程序时必须将程序及其要处理的数据整体调入主存，而该程序和数据的容量超过了主存的实际容量。在具有虚存的系统中，则该程序可正常运行，因为有了虚存技术，在运行程序时，系统不是将要运行程序及其要处理的数据整体调入主存，而是采用页式、段式或段页式，将要运行的程序逐页、逐段、或逐段逐页地从外存调入主存，这样即使程序大于实际的主存容量，也可以正常运行。 13．某计算机采用四体交叉存储器，今执行一段小循环程序，此程序放在存储器的连续地址单元中，假设每条指令的执行时间相等，而且不需要到存储器存取数据，请问在下面两种情况中（执行的指令数相等），程序运行的时间是否相等。 （1）循环程序由6条指令组成，重复执行80次。 （2）循环程序由8条指令组成，重复执行60次。

解：设取指周期为T，总线传送周期为τ，指令执行时间为t0 (1)t = (T+5τ+6t0)*80 = 80T+400τ+480 t0 (2) t = (T+7τ+8t0)*60 = 60T+420τ+480 t0 所以不相等。

14．假设主存只有a，b，c三个页框，组成a进b出的FIFO队列，进程访问页面的序列是0，l，2，4，2，3，0，2，1，3，2号。用列表法求采用LRU替换策略时的命中串。 解： 页面命中0 1 2 4 2 3 0 2 1 3 2 访问率 序列 Ta?Tc?40ns?46.4nsa b c 0 1 0 2 1 0 4 2 1 2 4 3 2 0 3 2 2 0 1 2 3 1 2 2 3 1 命中 15．从下列有关存储器的描述中，选择出正确的答案： A．多体交叉存储主要解决扩充容量问题。 B．访问存储器的请求是由CPU发出的。

C．cache与主存统一编址，即主存空间的某一部分属于cache。 D．cache的功能全由硬件实现。 答：D

1 4 命中 3 0 命中 3/11 = 27.3%