第一章：数制和码制 第二章：逻辑代数基础

1、用卡诺图化简函数F(A,B,C,D)?(A?C?D)??A?B?CD??AB?C?D，给定约束条件为AB?CD??ABC?D??ABCD??ABC?D?AB?CD?ABCD?0，求出最简“与或”表达式。

答：

图2-1

第三章：门电路

1、在图3-1所示的由74系列TTL与非门组成的电路中，计算门G能驱动多少同样的与非门。要求G输出的高、低电平满足VOH≥3.2V，VOL≤0.4V。与非门的输入电流为IIL≤-1.6mA，IIH≤40μA。VOL≤0.4V时输出电流最大值为IOL(max)=16mA，VOH≥3.2V时输出电流最大值为IOH(max)=-0.4mA。G的输出电阻可忽略不计。

G 图3-1

答案：

当VO=VOL=0.4V时，可求得 n?IOL(max)IIL?16?10 1.6当VO=VOH=3.2V时，可求得

n'?IOH(max)2IIH?0.4?5

2*0.04故GM能驱动5个同样的与非门。

2、在图3-2所示的由74系列TTL或非门组成的电路中，计算门G能驱动多少同样的或非门。要求G输出的高、低电平满足VOH≥3.2V，VOL≤0.4V。或非门每个输入端的输入电流为IIL≤-1.6mA，IIH≤40μA。VOL≤0.4V时输出电流最大值为IOL(max)=16mA，VOH≥3.2V时输出电流最大值为IOH(max)=-0.4mA。G的输出电阻可忽略不计。

G 图3-2

答：

3、TTL门电路组成的电路如图3-3所示，设VOH=3.6V、VOL=0.3V、VTH=1.4V。（1）写出F的表达式；（2）已知A、B、C的波形如图3-4所示，画出F的波形；（3）若用直流电压表测G1的输出端的电压值VO1，在不同的输入条件下，其值可能有几种情况？各为多少伏？

AG1ACVO1G2FBC

图3-3 图3-4

4、图3-5所示CMOS电路欲实现A、B两路信号分时传送，请问电路能否正常工作？若不能正常工作，请修改。写出修改后输出信号F的逻辑表达式，并画出其波形图。已知A、B、C的波形如图3-6。

BATG1AFBCTG2BC

图3-5 图3-6

5、试为图3-7中的外接负载电阻RL选定合适的阻值。已知G1、G2为OD门，输出高电平时的最大漏电流为IOH（max） = 5 μA，输出低电平为VOL(max)=0.33 V时允许的最大负载电流为IOL(max) =5.2 mA。负载门G3和G4均为CMOS与非门，它们的高电平输入电流最大值IIH（max）和低电平输入电流最大值IIL（max）均为1 μA。若VDD=5 V，要求OD门输出的高电平VOH≥4.4 V，低电平VOL≤0.33 V。

图3-7

6、试为图3-8中的外接负载电阻RL选定合适的阻值。已知G1为OC门，输出管截止时的漏电流为IOH = 100 μA，输出管导通时允许的最大负载电流IOL(max) = 8 mA。G2和G3均为74系列TTL与非门，它们的低电平输入电流为IIL = -1 mA，高电平输入电流为IIH = 40 μA。给定VCC=5V，要求OC门输出的高电平VOH≥4.4V，低电平VOL≤0.4 V。

图3-8

第四章：组合逻辑电路

1、分析图4-1中电路的逻辑功能，试写出Y1、Y2的逻辑函数式，将其化简为最简的与或表达式，列出真值表，并说明电路的功能。

图4-1

答：

2、试用与非门设计一组合逻辑电路，其输入为3位二进制数，当输入中有奇数个1时输出为1，否则输出为0。要求列出真值表，写出逻辑函数表达式，画出逻辑图（输入变量不允许有反变量）。

答：

3、试用3线-8线译码器74HC138设计一个电路，其输入ABC为三位二进制数、输出Y3Y2Y1Y0为输入的2倍加1。74HC138的功能表和框图如图4-2、图4-3所示。

74HC138的功能表S10X11111111输入S'2+S'3A2A1A0Y7'XXXX1XXX110000100011001010011101001010110110101110输Y6'Y5'Y4'111111111111111111110101011111出Y3'Y2'Y1'111111111110101011111111111111Y0'1101111111

A2A1A074HC138S1S2S3Y7Y6Y5Y4Y3Y2Y1Y0 ：

图4-2 图4-3

答

4、试用8选1数据选择器74LS152设计一个函数发生电路，当选择输入端S1、S0为不同状态时F与A、B的关系如图4-4所示。74LS152的功能表和框图如图4-5、图4-6所示。

的功能表74LS152输入S?输出A0×0101Y0D0D1……A2×00A1×00……1S1 0 0 1 1 S0 0 1 0 1 F A? B? A?B? A??B? 011A2A1A0D0D1D2D3D4D5D6D7S74LS152Y

图4-4 图4-5 图4-6

11D6D7

第五章：触发器

1、由JK触发器组成的电路及CLK、A和B的波形分别如图5-1、图5-2所示，要求写出JK触发器的驱动方程、状态方程，并画出JK触发器输出端Q的电压波形。设Q的初始状态为0。

ABCLK图5-1

1JC11KQQ'

CLKAB

图5-2

2、由JK触发器组成的电路及CLK、A的波形如图5-3所示，试画出QA、Q'B和QB的波形。设QA和QB的初始状态均为0。

FFAS'DACLK1S1JC11KRQA1Q'AR'DFFBS'DS1JC11KRQBR'DQ'B

ACLK

图5-3

3、由D触发器组成的电路及CLK、A和B的波形如图5-4所示，试画出触发器输出端Q的电压波形。设Q的初始状态为0。

ABCLK1DC1QQ'

CLKAB

图5-4

第六章：时序逻辑电路

1、逻辑电路如图6-1所示，各触发器的初始状态均为“0”。试分析：（1）该计数器是同步计数器还是异步计数器？（2）写出各触发器的驱动方程和状态方程；（3）画出状态转换图；（4）说明是几进制计数器。

Q1Q0Q2D0> C0D1> C1D2> C2Q?0CLK计数脉冲Q?1Q?2

图6-1

2、分析如图6-2所示时序逻辑电路。要求：（1）写出各触发器的时钟方程、驱动方程、状态方程；（2）画出完整的状态转换图，判断电路是否具有自启动能力。（设触发器的初态均为0）

Q0Q1Q2CLK11JC11K1JC11KQ'11JC11KQ'2

图6-2

3、由同步十进制计数器74LS160和门电路组成的计数器电路如图6-3所示。74LS160的功能表如图6-4所示。（1）画出电路的状态转换图；（2）说明电路为几进制计数器？

74LS160的功能表?LD?EPETCPRD1CP计数输入CEPLD?74LS160ET?CPQQQQRD0123D0D1D2D3功能功能直接置零直接置零预置数预置数保持保持保持保持（但C=0（但C=0）计数计数

×101××0111×0×1××101××

111图6-3 图6-4

4、由译码器74HC138、同步十六进制计数器74LS161和4选1数据选择器组成如图6-5所示电路。74LS161的功能表如图6-6所示。试问当4选1数据选择器的地址输入端A1A0分别取00、01、10和11时，74LS161分别对应几进制的计数器？

S1S2CLK计数输入1A2A1A0Y7Y6Y5Y4Y3Y2Y1Y074HC138174HC15321EPD0D1D2D3CET74LS161LDCLKRQ0Q1Q2Q3DS3D3D2YD1D0A1A0S 图6-5

74LS161的功能表?LD?EPCLKRDET××101功能异步置零同步预置数保持保持（但C=0）计数

×01×0111××0×××1111图6-6

5、同步十六进制加法计数器74LS161的功能表和逻辑符号分别如图6-7、图6-8所示。试采用置数法，用74LS161和门电路构成11进制计数器。要求：（1）画出计数器电路；（2）画出电路的状态转换图。

74LS161的功能表?LD?EPCLKRDET××101功能异步置零同步预置数保持保持（但C=0）计数

×01×0111××0×××111D0D1D2D3EPCET74LS161LD?74LS161?CPQQQQRD01231 图6-7 图6-8

6、试用下降沿触发的JK触发器设计一个同步时序的七进制加法计数器（有进位输出C），其有效循环的状态转换图如图6-9所示。画出卡诺图、写出状态方程和输出方程、驱动方程、画出逻辑电路图。

000/0111/1/0001/0/0010/0/0011/0Q2Q1Q0/C110101100

图6-9

第七章：半导体存储器

1、试用ROM设计一个组合逻辑电路，用来产生下列一组逻辑函数。画出存储矩阵的点阵图。存储矩阵如图7-1所示。

?Y1(A,B,C,D)?A?B?CD?ABC?D??ABC?D?ABCD??Y(A,B,C,D)?AB?CD??AB?D?AC?D?2 ??Y3(A,B,C,D)?A?B?BC?D?ACD??B?D??Y4(A,B,C,D)?BD??B?DABCDA?B?C?D?A?B?C?DA?B?CD?A?BC?D?地址译码器AB?C?D?AB?CD?AB?CDABC?D?A?B?CDA?BC?DAB?C?DA?BCD?ABCD?ABC?DA?BCDABCDY1Y2Y3Y4

图7-1

2、ROM点阵图及地址线上的波形图分别如图7-2、图7-3所示，试画出数据线D0~D3上的波形图。

A1A0A1A0W0W1W2W3D3D2D1

图7-2 图7-3

3、3线-8线译码器74HC138的功能表和1024×1位的RAM分别如图7-4、图7-5所示，试用四片1024×1位的RAM和74LS138组成4096×2位的RAM。

D074HC138的功能表S10X11111111输入S'2+S'3A2A1A0Y7'XXXX1XXX110000100011001010011101001010110110101110输Y6'Y5'Y4'111111111111111111110101011111出Y3'Y2'Y1'111111111110101011111111111111Y0'1101111111

图7-4 图7-5

4、双2线-4线译码器74HC139的功能表和框图分别如图7-6、图7-7所示，试用四片256×4位的RAM和74HC139组成1K×4位的RAM。256×4位的RAM如图7-8所示。

74HC139的功能表1S?100001A1×00111A0×01011Y?0101111Y?1110111Y?2111011Y?3111102S?2A02A12Y?02Y?12Y?22Y?374HC139 1S?1A01A11Y?01Y?11Y?21Y?3

图7-6 图7-7

?A7?A0R/W?CSD3256?4D2D1D0

图7-8

第八章：可编程逻辑器件

1、试用PAL16L8（如图8-1所示）电路来实现函数P=（A1B0）?（B1A0），用“×”表示电路连接。注：可取P'?[(A1B0)?(B1A0)]'? A1A0B1B0?(A1'?B0')(B1'?A0')

? A1 A1? A0 A0? B1 B1? B0 B0EN EN? EN P ? ? ? ?

图8-1

第十章：脉冲波形的产生和整形

1、由555定时器构成的电路如图10-1所示，请回答下列问题：（1）构成电路的名称；（2）画出电路中vC、vO的波形（要求标出vO波形的周期，以及vO波形状态转换时vC波形上对应点的电压幅值）。555定时器的功能表如图10-2所示。

555定时器功能表输入输出vO3脚00保持11DISC7脚导通导通保持截止截止

+6VR1100KΩR26.2KΩvCC F1μR'DDISC762150.01μF

R?D4脚vI1（TH）vI2 (TR＇)6脚2脚××480vI1vI25553 vO12VCC32?VCC32?VCC32?VCC3??1VCC31?VCC31?VCC31?VCC3图10-1 图10-2

2、在图10-3所示由555构成的多谐振荡器典型电路中，已知RA=1 kΩ。（1）为获取频率为10kHz，占空比为60%的矩形脉冲波形，试决定其它元件数值；（2）如欲获取占空比小于50%的脉冲波形，电路应做何改造，试在电路中画出。

VCCRA74R'DDISC8VCCvO3RBvC+C6TH5552TR'GNDVCO150.01μF

图10-3

3、由555定时器构成的单稳态电路如图10-4所示。555功能表如图10-5所示。（1）若输入信号vI的波形为vI1（图10-6），试画出输出信号vO波形，并计算该电路的暂稳态持续时间tW =？（2）若输入信号vI的波形为vI2（低电平宽度为7ms）（图10-6），试说明电路能否正常工作，并画出vO的波形。

555的功能表输入R?DVCC91k?DISCTHvITR?R76210.05μFC50.01μF48vO输出vI2( TR?)2脚×vO3脚00保持11DISC(7脚)导通导通保持截止截止vI1( TH )6脚×4脚055531

图10-4 图10-5

2?VCC32?VCC32?VCC32?VCC31?VCC31?VCC31?VCC31?VCC3

vI10vO51015202530t/ms0vI251015202530t/msvO051015202530t/ms051015202530t/ms

图10-6

4、集成定时器555的功能表和逻辑符号分别如图10-7、图10-8所示，要求：（1）画出由555

构成的施密特触发器电路；（2）若电源电压VCC=15V，分别求正向阈值电压VT＋、负向阈

值电压VT－、回差电压△VT；（3）若输入电压vI 的波形如图10-9所示，试画出输出电压vO的波形。

555的功能表输入R?D4脚0vI1( TH )6脚×vI2( TR?)2脚×vO3脚00保持11输出DISC(7脚)导通导通保持截止截止12?VCC32?VCC32?VCC32?VCC31?VCC31?VCC31?VCC31?VCC3VCCDISCTH81GND76VCO54R'D5552TR'3vO

图10-7 图10-8

v I 15V 10V 5V t O vO O 图10-8

t

第十一章：数—模和模—数转换

1、一四位逐次渐进型A/D转换器的电路结构框图如图11-1所示，DAC输出电压波形vO和

输入电压vI如图11-2所示。（1）转换结束时输出的数字量是多少？（2）若四位DAC的参考电压VREF=-5V，试估计输入电压vI的范围？

vI模拟输入vODACVREFC并(MSB)行数字(LSB) (MSB)(LSB)输逐次渐近寄存器出+控制逻辑vL转换控制信号脉冲源CLK

图11-1

vovI0图11-2

2、双积分式A/D转换器如图11-3所示，试回答以下问题：（1）若被测电压vI(max)?2V，要求可分辨的电压≤0.1mV，则需要多少位的二进制计数器？（2）若时钟频率

t

fclk?200kHz，则积分器对vI的固定积分时间TI为多少？（3）若fclk?200kHz，vI(max)?2V，积分器的饱和输出电压vO为±5V，试求积分时间常数RC的最小值为多少毫

秒？

图11-3

3、有一四位逐次渐进型A/D转换器，其电路结构框图如图11-4所示。设其基准电压

VREF=10V。（1）若输入电压vI =8.2V，试填写下面说明其逐次渐进过程的表格（图11-5）；（2）最后输出的四位数字量d3d2d1d0=？（3）若改用8位A/D转换器、其它条件不变，则输出数字量d7d6d5d4d3d2d1d0=？并说明位数与分辨率的关系。

vI模拟输入+vOCDAC并(MSB)行数字(LSB) (MSB)(LSB)输出逐次渐近寄存器控制逻辑vL转换控制信号图11-4

脉冲源CLK

顺序 1 2 3 4 d3 d2 d1 d0 vO/V vO与vI 进行比较 判别该位数码“1”是保留还是除去

图11-5