1.补码 11001010 加补码 01100011 (是否会有)( 否 )溢出。
2. 移码主要用于表示 ( 浮点数 )数的阶码,便于指数大小比较和对阶操作 。 3.在原码,反码,补码中,对0 的表示有唯一形式的码制是 ( 补码 )。 4.流水CPU 是以 ( ) 并行性为原理构造的处理器。 5. 总线仲裁有集中式仲裁和 ( 分布 )仲裁两种。 6. 并行处理技术已经成为计算机技术发展的主流,从原理上概括,主要有时间并行和(空间)
并行两种。
7.计算机软件一般分为 ( 系统 ) 软件和应用软件两类。 8.存储器地址分配的最小单位是( 位(bit,比特) )。 9.相联存储器不是按地址而是按( 内容 )访问的存储器。
10.cache技术是为了解决(cpu )和内存之间速度不匹配而采用的一项硬件技术。 1.流水CPU中指令队列的作用是为了保证指令按( 顺序串行 )方式工作。 2. 浮点数的溢出表现在( 阶码 )部分的溢出。 4.菊花链电路是外设中断( )排队电路。
6. 并行处理技术主要有时间并行和( )并行两种。 7.CPU控制器和时序发生器的作用是产生( )信号。 8.存储器的一个字节由( 8 )位二进制组成。 9.相联存储器是按( )访问的存储器。
13.设计CPU中的控制器有两种技术,一是硬联线控制器,二是( )控制器。 三、判断题
1. ( )计算机的开放性是指新的计算机能够运行旧产品上的软件。 2. ( )计算机中,固件指得就是硬件。 3. ( )BCD码是汉字的国标码。 4. ( )正数的移码是其本身。 5. ( )CACHE是闪速存储器。
6. ( )计算机外部设备的中断优先级取决于外设本身。 7. ( )USB是一种应用广泛的串行标准接口。
8. ( )接口技术是解决外设与外设之间存在差异的一种应用技术。 9. ( )锁存器是一种由触发器构成的寄存器,锁存信号是电位信号。 10. ( )带有MMX 技术的微处理器指得就是精简指令系统CPU。
1. ( )计算机的系统总线是不需要标准化的。 2. ( )计算机中,固件的载体是ROM器件。 3. ( )汉字的机内码是一个字节。 4. ( )补码有两个0。
5. ( )闪速存储器是易失性的。
8. ( )CPU 对外设的寻址就是对接口中的端口寻址。 9. ( )锁存器的锁存信号是电位信号。
10. ( )带有MMX 技术的CPU 指得就是精简指令系统CPU。
1. ( )计算机的向下兼容是指新的计算机能够运行旧产品上的软件。 2. ( )计算机中,硬件和软件在逻辑功能上是等价的。 3. ( )BCD码是对汉字的机内编码。
4. ( )正数的原码,反码,补码和移码都是正数本身。 5. ( )闪速存储器和CACHE 的工作原理是一样的。
6. ( )计算机的外部中断都是可屏蔽中断。 7. ( )SCSI 是一种应用广泛的串行标准接口。
8. ( )缓冲技术是解决设备与设备之间存在速度差异的一种应用技术。 9. ( )缓冲器和锁存器都是一种寄存器,只是应用不同,所以名称不同。 10. ( )多媒体 CPU 是带有MMX 技术的微处理器
1. ( )汇编语言是面向机器的语言。
2. ( )计算机中,固件的概念是用硬件电路实现软件的功能。 3. ( )ASCLL码是汉字的机内码。
4. ( )DMA数据传输方式是完全由硬件完成的。
5. ( )LFU是CACHE 直接映射方式中的一种替换算法。 6. ( )计算机的外部中断都是可屏蔽中断。 7. ( )SCSI 是一种应用广泛的串行标准接口。
8. ( )缓冲技术是解决设备与设备之间存在速度差异的一种应用技术。 9. ( )6位二进制可以产生65种编码。
10. ( )多媒体 CPU 是带有MMX 技术的微处理器 四、简答题
1 CPU中有哪几类主要寄存器,简答其功能。
用户可见寄存器:可以编程,优化cpu使其减少访问内存 控制和状态寄存器:被控制部件使用,以控制cpu操作
2 指令和数据都用二进制代码存放在内存中,CPU如何区分读出的代码是指令还是数据。
1.比较硬布线控制器和微程序控制器的优缺点。 (7分)
2.什么是相容性微操作? 什么是相斥性微操作 ?(6分)
1.为什么软件和硬件能够相互转化? 实现这种转化的媒介是什么?
2.已知两数的补码为:x=11011,y=00011,
用变形补码计算 x+y,同时指出结果是否溢出?
3.(6分)假设某机器有80条指令,平均每条指令由4条微指令组成,另有一条取指指令是所有指令公用的。已知微指令长度为32位,请估算控制存储器容量。 微指令条数为:(4-1)×80+1=241条 取控存容量为:256×32位=1KB
4.今有4级流水线,分别完成取指、译码并取数、运算、送结果4步操作。今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns,请问:
(1) (4分)流水线的操作周期应设计为多少?100ns
(2) (5分)若相邻两条指令发生数据相关,硬件上不采取措施,那么第2条指令要推迟多少时间进行?
1.为什么输入输出设备要通过接口电路才能和系统总线相连 ? (7分)
2.接口中为什么要有数据缓冲功能?(6分)
1.已知x=11011,y= -11111, 用变形补码计算 x-y,同时指出结果是否溢出?(7分)
2.指令和数据均存放在内存中,计算机如何区分它们是指令还是数据?(6分)
3.存储器分为内存和外存的理由是什么?(7分)
五、计算题
1. CPU执行一段程序时,cache完成存取的次数为2420次,主存完成的次数为80次,已知cache存储周期为40ns,主存存储周期为200ns,求cache/主存系统的效率和平均访问时间。
2.设有一个具有20 位地址和 8 位字长的存储器,问: (1)该存储器能存储多少字节的信息?
(2)如果存储器由256K×1 位的RAM 芯片组成,需要多少片芯片? (3)需要多少位地址作为存储器芯片内部的地址选择? (4) 需要多少位地址作为存储器芯片外部的地址选择? 六、证明题(15分)
用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。 七、设计题
1. CPU的数据通路如图所示。R0~R3为通用寄存器,DR为数据缓冲寄存器,PSW为状态字寄存器。D-cache为数据存储器,I-cache为指令存储器,PC为程序计数器(具有加1功能),IR为指令寄存器。单线箭头信号均为微操作控制信号(电位或脉冲)。LR0表示读出R0寄存器,SR0表示写入R0寄存器。 机器指令“STO R1,(R2)”实现的功能是:将寄存器R1中的数据写入到以(R2)为地址的数存单元中。请画出该存数指令周期流程图,并在CPU周期框外写出所需的微操作控制信号。
2. 设计一个ALU(4位),完成:加、减、取反、或4种运算。用PLA技术画出电路。
3. 画出由四位全加器构成的补码加法/减法器逻辑电路。并对其电路加以说明。
八、综合题 1.(20分)设 CPU 的一条指令周期包含四个子过程:取指令(IF),指令译码(ID),执行运算(EX),结果写回(WB)。
(1) 画出指令执行的非流水线时空图。(8分) (2) 画出指令执行的标量流水线时空图。(7分)
(3) 并证明流水CPU 比非流水CPU 具有更高的数据吞吐能力。(5分)