一．选择题

1．从器件看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（ B ）计算机。

A 并行 B 冯·诺依曼 C 智能 D 串行

2．某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整数为（ A ）。 A -(231-1) B -(230-1) C -(231+1) D -(230+1)

3．以下有关运算器的描述，（ C ）是正确的。

A 只做加法运算 B 只做算术运算 C 可做算术运算与逻辑运算 D 只做逻辑运算

4．EEPROM是指（ D ）。

A 读写存储器 B 只读存储器 C 闪速存储器 D 电擦除可编程只读存储器

5．常用的虚拟存储系统由（ B ）两级存储器组成，其中辅存是大容量的磁表面存储器。

A cache-主存 B 主存-辅存 C cache-辅存 D 通用寄存器-cache

6．RISC访内指令中，操作数的物理位置一般安排在（ C ）。

A 栈顶和次栈顶 B 两个主存单元 C 一个主存单元和一个通用寄存器 D 两个通用寄存器

7．当前的CPU由（ B ）组成。

A 控制器 B 控制器、运算器、cache C 运算器、主存 D 控制器、ALU、主存

8． 中断向量地址是（ B ）。

A 子程序入口地址 B 中断服务程序入口地址 C 中断服务程序入口地址指示器 D 例行程序入口地址 9．在集中式总线仲裁中，（ A ）方式响应时间最快。

A 独立请求 B 计数器定时查询 C 菊花链 10．CPU中跟踪指令后继地址的寄存器是（ C ）。

A 地址寄存器 B 通用寄存器 C 程序计数器 D 指令寄存器 11．从信息流的传输速度来看，（ A ）系统工作效率最低。

A 单总线 B 双总线 C 三总线 D 多总线

12．单级中断系统中，CPU一旦响应中断，立即关闭（ B ）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。

A 中断允许 B 中断请求 C 中断屏蔽 D DMA请求 13．同步控制是（ C ）。

A 只适用于CPU控制的方式 B 只适用于外围设备控制的方式

C 由统一时序信号控制的方式 D 所有指令执行时间都相同的方式 14．描述PCI总线中基本概念不正确的句子是（ C ）。

A PCI总线是一个与处理器无关的高速外围设备 B PCI总线的基本传输机制是猝发式传送 C PCI设备一定是主设备

D 系统中只允许有一条PCI总线

15．为了便于实现多级中断，保存现场信息最有效的办法是采用（ B ）。

A 通用寄存器 B 堆栈 C 存储器 D 外存 16．堆栈的访问方式是（ A ）。

A．LIFO B。FIFO C。随机 D. 交叉 17．中断服务子程序的入口地址称为（ B ）。

A．中断屏蔽 B。中断向量 C. 软件中断 D. 多重中断

18．高速外设和内存之间有大量数据传输要求，使用（ C ）方式最合适。

A．中断方式 B。查询方式 C. DMA D. 无条件方式 19．冯．诺依曼机工作方式的基本特点是（ A ）。

A．按地址访问并顺序执行指令 B。多指令流单数据流 C．堆栈操作 D。多数据流单指令流 20．下列因素中，与CACHE的命中率无关的是（ A ）。

A．内存的存取时间 B。块的大小 C. cache的组织方式 D. cache的容量 21．计算机操作的最小时间单位是 （ A ）。

A．时钟周期 B。指令周期 C. CPU周期 D. 微指令周期 22．下列各条中，不属于微指令结构设计所追求的目标的是（ D ）。

A．提高微程序的执行速度 B。提高微程序设计的灵活性 C．缩短微指令的长度 D。增大控制存储器的容量 23. 为了实现多级中断，保护现场信息最有效的方法是采用（ B ）。

A．通用寄存器 B。堆栈 C. 存储器 D. 外存 24．采用DMA方式传输数据时，每传输一个数据要占用（ B ）时间 。

A．1个指令周期 B. 1个机器（CPU）周期 C. 1个时钟周期 D. 1个存储周期 25．PPU指的是（ D ）。

A．通道 B． 中断方式 C．DMA传送方式 D．外围处理机

27．采用DMA方式传送数据时，每传送一个数据就要占用一个（ C ）的时间。

A．指令周期 B．机器周期 C．存储周期 D．总线周期 28．系统总线中地址线的功能是（ D ）。

A．选择内存单元地址 B．选择进行信息传输的设备

C．选择外存地址 D．指定内存和I/O设备接口电路的地址

29．同步通信之所以比异步通信具有较高的传输率，是因为同步通信（ C ）。

A．不需要应答信号 B。总线长度较短

C．用一个公共时钟信号同步 D。各部件存取时间比较接近

30．采用串行接口进行7位ASCLL码传送，带有1位奇偶校验位，1位起始位和1位停止位，当波特率为9600波特率时，字符传送速率为（ A ）。 A．960 B．873 C．1371 D．480 31。多体交叉存储器主要解决（ C ）问题。

A．扩充容量 B．扩大字长 C．提高存取速度 D．数据相关 32．Cache的功能（ A ）实现

A．全由硬件 B．由硬件和软件结合 C．全由软件 D． 全由相联存储器 33．Cache的命中率与（ C ）有关。

A．存储器的读写速度 B．Cache的替换算法 C．存储器的容量 D．CPU 34．计算机中采用（ C ）计数制。

A. 十进制 B. 八进制 C. 二进制 D. 十六进制 35．ALU是指（ D ）。

A. 外围设备 B. 内存 C. 译码电路 D. 算术逻辑单元

36．汇编语言源程序要经过（ A ）翻译成二进制目标代码后才能在计算机上运行。

A. 汇编程序 B. 解释程序 C. 系统程序 D. 应用程序 36．累加器是一种（ C ）寄存器。

A. 缓冲 B. 锁存 C. 可以自加的 D. 计数

37. CRC循环码是一种（ C ）。

A. ASCLL码 B. 纠错码 C. 检错码 D. 补码 38. 十进制整数和小数转换为二进制的方法分别是（ A ）。

A. 除二取余和乘二取整 B. 乘二取余除二取整 C. 除十取余和乘十取整 D. 乘十取余除十取整 39. 补码 11111111 的真值是 （ B ）。

A. －127 B. －1 C. 255 D. 256

40．设有2K×8位的RAM芯片，若欲构成32K×16位的存储体，需（ A ）芯片。

A. 32 片 B. 16 片 C. 64 片 D. 8 片 41. 虚拟存储器技术涉及到 （ C ）关键字。

A. 直接映射 B. CACHE C. 段页式管理 D. EPROM 42．CACHE 的地址映射方式涉及 （ A ）关键字。

A. 组相连 B. 页式管理 C. 多体交叉 D. 锁存 43．系统总线中控制线的功能是（ A ）。

A．提供内存，I/O接口设备的控制信号 B．提供数据信息

C．提供时序信号 D．提供内存，I/O接口设备的响应信号 44．IOP是指（ B ）。

A. 外围设备 B. 通道 C. 译码电路 D. 算术逻辑单元 45．二进制目标代码程序（ C ）在计算机上运行。

A. 不能直接 B. 需解释后才能 C. 需翻译后才能 D. 可以直接 46．DMA操作是指（ C ）。

A. 消除信号的毛刺 B. 锁存 C.直接存储器存取 D. 计数 47. 海明码是一种（ B ）。

A. ASCLL码 B. 纠错码 C. 检错码 D. 补码 48. 浮点数的阶常用（ D ）表示。

A. 补码 B. 原码 C. 反码 D. 移码 49. 移码 10000000 的真值是（ C ）。

A. －128 B. 128 C. 0 D. 256 二、填空题

1．按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（ e ）加上一个固定的偏移值（ 127 ）。

2．双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（ 空间 ）并行技术，后者采用（ 时间 ）并行技术。 3． CPU从内存取出一条指令并执行该指令的时间称为（ 指令周期 ），它常用若干个（ 机器周期 ）来表示。

4．衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（ BPS ）。

5． 一个组相联映射的Cache，有128行，每组4行，主存共有16384块，每块64个字，则主存地址共（ 20）位，其中Cache行标记应为（ 9 ）位。

6．数的真值变成机器码可采用原码表示法，反码表示法，（ 移码 ）表示法和（ 补码 ）表示法。

7． 广泛使用的（ 静态RAM ）和（动态RAM ）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。

8． 反映主存速度指标的三个术语是存取时间、（ 存储容量 ）和（ 存储速度 ）。

9． 指令寻址通常是（顺序寻址）寻址，遇到转移指令时（跳跃寻址）寻址。

10． RISC指令系统的最大特点是：只有（取数）指令和（存数）指令访问存储器，其余指令的操作均在寄存器之间进行。 操作数的物理位置在 一个主存单元和一个通用寄存器

1．为了保证程序的可浮动装配性，除操作系统外，程序本身也必须是可浮动装配的。因此要求程序中所有的地址都使用（ 物理 ）地址。

2．在寄存器间址方式下，操作数本身是存放在（主存单元（内存））的。

3．动态RAM存储器具有功耗低，集成度高优点外，也有突出的缺点，就是为了保证信息不丢

失需要定期（刷新） 。

4．为了解决多个总线主设备同时争用总线控制权，必须具有总线（总线判优控制）部件。 5．中断方式下，CPU 在当前指令执行（ 结束 ）后才检测中断请求信号。 6．通道（IOP）是一个具有输入输出（独立）控制的输入输出接口。

7．有两种设计控制器的技术，一是（ 组合逻辑）技术，二是微程序技术。 8．多体交叉存储器是利用（ 并行 ）操作技术以提高存储器的带宽。

9．如果某存储器的块长设定为8字节，则cache 的行宽应为（ 6 ）个二进制位。 10．汉字的机内码占用（ 2 ）字节。

1．PCI是一个与处理器无关的（ D ），它采用（ C ）时序协议和（ A ）式仲裁策略，并具有自动配置能力。系统中只允许有一条PCI总线，它的基本传输机制是猝发式传送。

A．集中 B．通道 C．同步 D．高速外围局部总线总线 2．在CPU中，保存当前正在执行的指令的寄存器是（ A ）；保存将要执行的下一条指令地址的寄存器是 （ C ）。

A．MDR B．IR C．PC D．MAR 3．Cache 技术是为解决（ C ）问题而采用的一门硬件技术。已知 Cache存储周期40ns, 主存存储周期200ns, Cache/主存系统平均访问时间为50ns， Cache的命中率是：（ D ）。 A．1/5 B．内存容量不够； C．内存与CPU速度不匹配 D．15/16 4．Pentium系统有两类中断源。由CPU外部硬件信号引发的称为（ B ），它分为（C ）和非屏蔽两种；由指令引发的称为（ A ）。

A．内部或软件中断 B．外部或硬件中断 C．可屏蔽中断 D．中断优先权 5．IEEE1394是（ B，D ）I/O标准接口。 SCSI是（ ABD ）I/O标准接口。 A．异步 B．同步 C．并行 D．串行 6．一个具有20位地址和8位字长的存储器能存储（ 20^ ）字节的数据。如果存储器由256K×4位的RAM芯片组成，需要（ ）片芯片。需要（ ）根地址线作为片内地址，需要（ ）根地址线作为片选地址。

A．1MB B．2 C．18 D．8

7．相联存储器是一种（ C ）高速存储器。多体交叉存储器是利用（ B ）操作技术以提高存储器的带宽。

A．按地址访问的 B．并行 C．按内容访问的 D．大容量的 8．在集中式总线仲裁中，（ B ）方式响应时间最快，（ A ）方式对电路故障最敏感。 A．菊花链方式 B．独立请求方式 C．异步传输 D．计数器定时查询方式