华南农业大学 2008-2009学年第一学期

选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）

1． 通用寄存器属于____部分。

A．运算器 B．控制器 C．存储器 D．I/O接口

2． 关于数据表示和编码，下列说法正确的是____。 A. 奇偶校验码是一种功能很强的检错纠错码 B. 在计算机中用无符号数来表示内存地址 C. 原码、补码和移码的符号编码规则相同

D. 用拼音从键盘上敲入汉字时，使用的拼音码是汉字的字模码

3． 若x补=0.1101010，则x原=____。

A．1.0010101 B．1.0010110 C．0.0010110 D．0.1101010

4． 在cache的下列映射方式中，无需考虑替换策略的是____。 A. 全相联映射 B. 组相联映射 C. 段相联映射 D. 直接映射

5． 以下四种类型的二地址指令中，执行时间最短的是____。 A. RR型 B. RS型 C. SS型 D. SR型 6． 下列关于立即寻址方式操作数所在位置的说法正确的是____。 A. 操作数在指令中 B. 操作数在寄存器中

C. 操作数地址在寄存器 D. 操作数地址（主存）在指令中 7． 微程序控制器中，机器指令与微指令的关系是____。 A．每一条机器指令由一条微指令来执行

B．一段机器指令组成的程序可由一条微指令来执行 C．每一条机器指令由一段用微指令编成的微程序来解释执行 D．一条微指令由若干条机器指令组成 8． 下面有关总线的叙述，正确的是____。

A. 单总线结构中，访存和访问外设主要是通过地址来区分的

B. 对电路故障最敏感的仲裁方式是独立请求方式

C. 系统总线连接CPU和内存，而PCI总线则连接各种低速I/O设备

D. 同步定时适用于各功能模块存取时间相差很大的情况 9． 若磁盘的转速提高一倍，则____。 A．平均存取时间减半 B．平均找道时间减半 C． 平均等待时间减半 D．存储密度可以提高一倍

10．为了便于实现多级中断，保存现场信息最有效的方法是采用____。

A. 通用寄存器 B. 堆栈 C. 存储器 D. 外存

二． 填空题（下列每小题2分，共20分）

1．计算机系统是一个由硬件、软件组成的多级层次结构，它通常

由 、一般机器级、 、汇编语言级和高级语言级组成。

2．有一字长为64位的浮点数，符号位1位；阶码11位，用移码表示；尾数52位，用补码表示，则它所能表示的最小规格化负数为 。

3．某采用交叉方式编址的存储器容量为32字，存储模块数为4，存储周期为200ns，总线传送周期为50ns，某程序需要连续读出地址为1000～1011的4个字，则所需时间为 。

4．在相对寻址方式中，操作数的有效地址等于 的内容加上指令中的

形式地址D。

5．不同的计算机有不同的指令系统，“RISC”表示的意思

是 。

6．某CPU微程序控制器控存容量为512×20位，需要分别根据OP字段和ZF条件码

进行分支转移，则P字段和后继地址字段应分别为 和 位。

7．CPU从主存取出一条指令并执行该指令的时间叫做 ，它常常用若干

个 来表示，而后者又包含有若干个时钟周期。

8．总线是构成计算机系统的互联机构，是多个 之间进行 的公共通路。

9．菊花链式查询方式的主要缺点是，离中央仲裁器越远的设备，获得总线控制权的几

率就越 。

10．DMA采用三种传送方式：即： 方式、周期挪用方式和

方式。

三． 计算题（共27分）

1． （9分）已知X=0.1001和Y=－0.1111, 用变形补码计算X+Y和X-Y, 同时指出运算结果是否溢出。

2． （9分）CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200,已知cache存取周期为50ns,主存为250ns,求cache/主存系统的效率和平均访问时间。

3． （9分）某指令流水线有取指（IF）、译码（ID）、执行（EX）、访存（MEM）和写回寄存器堆（WB）5个过程段，各功能段所用的时间分别为120ns、80ns、90ns、100ns和60ns。今有40条指令流过此流水线，试求流水线的时钟周期和加速比。 四．

问答题（共12分）

1． （6分）冯. 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？

2． （6分）计算机浮点加减运算的基本步骤。

五． 综合题（共21分）

1． （12分）有一个具有20位地址和32位字长的存储器，由256K×8位DRAM芯片构成。问

1） 该存储器能存储多少个字节的信息？

2） 总共需要多少DRAM芯片？需要多少位地址作芯片选择？ 3） 画出该存储器的组成逻辑框图。

2． （9分）指出下面程序中是否有数据相关？如果有请指出是何种数据相关，并作简要说明。

1） I1 SUB R1，R2，R3 ；（R2）-（R3）→R1 I2 ADD R5，R4，R1；（R4）+（R1）→R5

2） I3 MUL R3，R1，R2 ；（R1）×（R2）→R3 I4 ADD R3，R1，R2 ；（R1）+（R2）→ R3

3） I5 STO A，R1 ； R1→M（A），M（A）是存储器单元 I6 ADD R4，R3，R2；（R2）+（R3）→R4

4） I7 LAD R1，B ； M（B）→R1，M（B）是存储器单元 I8 MUL R1，R2，R3 ；（R2）×（R3）→ R1

2009-2010学年第一学期

六．名词解释题（每小题4分，共20分）

1． 先行进位 2． RISC 3． CPU周期 4． 系统总线 5． DMA

七．填空题（下列每空2分，共28分）

1．按照冯.诺伊曼的思想，将解决问题的指令序列存放到存储器中，这叫 。

2．用8位（含符号位）补码表示整数，能表示的最大正整数和最小负整数分别是 和 。3．打印或显示汉字时所需要的码叫 。 4．在浮点数运算时，尾数结果要规格化，则规格化的补码负尾数应为形如 的形式。

5．某采用多模块交叉方式编址的存储器容量为32字，存储模块数为4，则地址为10110的字位于第 _____号模块内的第_____号字（模块号和字号都是从0开始编号的）。

6．主存有256个数据块，cache有8行，若采用直接映射方式，则主存第222块可映射到cache第____ 行（行从0开始编号）。 7．线性k级指令流水线，有n条指令流过，加速比为 。 8．在总线的三种集中式仲裁方式中，响应速度最快的是 。

9．磁盘的最小寻址单位是 。某显示器分辨率为1024×1024，颜色深度为

256，则刷新存储器的容量应为 。激光打印机中，表面涂有一层感光材料的记录装置是 。

10．为了使CPU能受理新的中断源发出中断请求，中断服务子程序在返回前一定要执

行 指令。在中断接口电路中，控制是否允许设备发出中断请求的触发器是 。

八．计算题（共32分）

1． （9分）已知X = －0.1101和Y = －0.1011，分别用单符号和双符号法计算X + Y

和X－Y，并指出运算结果是否产生了溢出，如果有溢出，是上溢还是下溢。

2． （8分）某16位机器的一种RS型指令格式如下：

6位 4位 1位 2位 16位

OP － I 0 0 0 1 1 0 通用寄存器 X 00 01 10 11 00 11 I X 偏移量D 说明 PC为程序计数器 R1为基址寄存器 R3为变址寄存器 寻址方式 直接寻址 （1） 基址寻址 （2） 间接寻址 （3）

有效地址EA算法 EA = D EA = （PC）+ D （4） EA = （R2） （5） EA = （R3）+ D 1） 指出该指令的格式类型。 2） 填补上（1）～（5）的空白。

3． （6分）CPU执行某段程序，其中在cache中完成存取的次数为6600次，在主存中

完成存取的次数为400，已知cache和主存的存取周期分别为60ns、300ns，求cache的命中率和平均访问时间。

4． （9分）判断下列三组指令中各存在哪种类型的数据相关。

1） I1 LDA R1，A ； M（A）→ R1，M(A)是存储器单元

I2 ADD R2，R1；（R2）+（R1）→ R2 2） I3 ADD R3，R4；（R3）+（R4） → R3

I4 MUL R4，R5；（R4）×（R5）→ R4

3） I5 LDA R6，B； M（B）→ R6，M（B）是存储器单元

I6 MUL R6，R7；（R6）×（R7）→ R6

九．综合题（共20分）

1． （12分）有一个具有22位地址和16位字长的存储器，由512K×4位DRAM芯片构

成。问

1） 该存储器能存储多少个字节的信息？

2） 总共需要多少DRAM芯片？需要多少位地址作芯片选择？ 3） 还有其它的办法扩充字容量吗，和上面的方法有什么区别？

2． （8分）某微程序控制器控存容量为512×48位，微程序可在整个控存中实现转移，

转移条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式。 1） 微程序控制器通常由哪几部分组成，各起什么作用？ 2） 微指令的三个字段分别应为多少位？

2009 - 2010学年第 2 学期

一、选择题（本大题共5小题，每小题2分，共10分）

3． 下列是用补码表示的机器数，真值最大的是（ ）。

得分 A．001011 B．101100

C．110100 D．110101

4．下列关于寄存器间接寻址方式操作数所在位置的说法正确的是（ ）。

A. 操作数在指令中 B. 操作数在寄存器中

C. 操作数地址在寄存器 D. 操作数地址（主存）在指令中 5．计算机操作的最基本时间单位是（ ）。

A. 时钟周期 B. 指令周期 C. CPU周期 D. 微指令周期 6．微程序控制器中，机器指令与微指令的关系是（ ）。

A．每一条机器指令由一条微指令来执行

B．一段机器指令组成的程序可由一条微指令来执行 C．每一条机器指令由一段用微指令编成的微程序来解释执行 D．一条微指令由若干条机器指令组成

7．下面磁盘存储器的技术指标与转速无关的是（ ）。

A．平均存取时间 B．平均等待时间 C．平均找道时间 D．数据传输率

二、填空题（本大题共15小题，每题2分，共30分）

1. 计算机的硬件包括：运算

得分 器、 、 、适配器、输入输出设备。

2. 有一字长为64位的浮点数，符号位1位；阶码11位，用移码表示；尾数52位，用补码表示；基数为2。则它所能表示的最小规格化正数为 。

3. 若浮点数据格式中阶码的基数已确定，且尾数采用规格化表示法，则浮

点数表示数的范围取决于浮点数 的位数，而精度则取决于 的位数。

4. 三级存储系统是由 、 和辅助存储器组成的。 5. DRAM需要进行定期的刷新，其刷新操作有 和 两种方式，前者会导致CPU在较长一段时间内不能访存。

6. 主存有8个数据块（编号为0～7），cache有4行（编号为0～4），现

采用2路组相联地址映射方式，则第4号数据块可映射到cache的第 行（若有不止1行需全部列出）。

7. cache地址映射方式， 方式命中率最高但比较电路很复杂，而 方式比较电路与cache容量大小无关，适合于大容量cache。

8. CPU执行一段程序时，cache完成存取的次数为1800次，主存完成存取的次数为100,已知cache存取周期为50ns,主存为250ns, cache/主存系统的效率为 。

9. 某指令格式结构如下所示，操作码OP可指定 条指令。

10. 某CPU微程序控制器控存容量为512×20位，需要分别根据OP字段和ZF条件码进行分支转移，则P字段和后继地址字段应分别为 和 位。

11. 总线是构成计算机系统的互联机构，是多个 之间进行 的公共通路。

12. 某磁盘里，平均找道时间为TS=10毫秒，平均旋转等待时间TL=5毫秒，数据传输速率为40MB/s。磁盘机上存放着250个文件，每个文件的平均长度为10MB。现在需将所有文件逐一读出并检查更新，然后写回磁盘机，每个文件平均需要1毫秒的额外处理时间(也即检查更新时间)。假设一次取出或者写入所需时间为T=TS+TL+T数据传送，则检查并更新所有文件需要占用的时间为 。

13. 接口部件在它动态联结的两个功能部件间起着 和 的作用，以便实现彼此之间的信息传送。

14. DMA采用三种传送方式，即：停止CPU访问内存方式、 方式和 方式。

15. 通道是一个特殊功能的处理器，CPU只负责 功能，而将 的功能下放给通道。

三、计算题（本大题共2小题，共24分）

1. 存储器容量为32M字，字长64位，模块数m = 8，分别

得分 用顺序方式和交叉方式进行组织。存储周期T = 100ns,数据总线宽度为64位，总线周期τ= 20ns .问顺序存储器和交叉存储器的带宽各是多少？（取读出8个字为例进行计算）（12分）

2. 已知二进制数X=2－010×0.101011 ，Y=2－011×(－0.110101)，设阶为6位（包括2位阶符），用补码表示，尾数为8位（包括2位数符），用补码表示，按浮点运算方法，求X+Y的值。（12分）

四、综合题（本大题共3小题，共36分）

得分 1.如下图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器(具有自增功能)，M为主存(受R/W信号控制)，AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。

另外，线上标注有控制信号，例如yi表示y寄存器的输入控制信号，R1o

为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。

“ADD （R2），R0”指令完成寄存器R0的内容与(R2)为地址的主存单

元的数相加后，结果送至R0中的功能操作，画出其指令周期流程图，假设该指令的地址已放入PC中。并列出相应的微操作控制信号序列。（12分）

2. 有一个1024K×32位的存储器，由128K×16位DRAM芯片构成。DRAM芯片有两个控制端：当

有效时，该片选中。当R/W=1时执行读操作，

当R/W=0时执行写操作。问

1）总共需要多少DRAM芯片？（3分） 2）需要多少位地址作芯片选择？（3分） 3）画出该存储器的组成逻辑框图。（6分）

3. 今有4级指令流水线，分别完成取指、指令译码并且取数、运算、送结果四步操作。假设完成各步操作的时间依次为15ns，17ns，16ns，15ns。请问：

(1) 流水线操作的时钟周期应设计为多少？（3分）

(2) 流水线中有三类可能存在的数据相关冲突：写后读（RAW）相关；读后写（WAR）相关；写后写（WAW）相关。若相邻两条指令I和I+1是：ADD R1，R3和SUB R3，R5。前者完成 (R1)+(R3) → R3的操作；后者完成 (R3)- (R5) → R5的操作，问是否发生数据相关？如果发生了数据相关，是哪种类型的数据相关？假设在硬件上不采取措施，那么第I+1条指令要推迟多少时间进行？（6分）

(3) 如果在硬件设计上加以改进，至少需推迟多少时间？（3分）

2010 - 2011学年第 1 学期

一、选择题（本大题共5小题，每小题2分，共10分）

8．浮点加法运算中，尾数求和的结果是01.001100，如下规

格化处理正确的是____。 A. 右规1位，结果为00.100110

B. 左规1位，结果为11.011010 C. 左规1位，结果为10.011010 D. 左规2位，结果为00.110100 9．下列说法不正确的是____。

A. 指令周期是指CPU取出一条指令加上执行这条指令的时间。 B. 双端口存储器采用了两套相互独立的读写电路，实现并行存取。 C. 在cache中，任意主存块均可映射到cache中任意一行，该方法称为全相联映射方式。

得分

D. 菊花链式查询方式的主要缺点是，离中央仲裁器越远的设备，获得总线控制权的几率越高。 10．

下列关于寄存器间接寻址方式操作数所在位置的说法正确的是

____。

A. 操作数在指令中 B. 操作数在寄存器中 C. 操作数在内存中 D. 操作数地址在指令中 11．

微程序控制器中，机器指令与微指令的关系是____。

A．每一条机器指令由一条微指令来执行

B．一段机器指令组成的程序可由一条微指令来执行 C．一条微指令由若干条机器指令组成

D．每一条机器指令由一段用微指令编成的微程序来解释执行 5．为了便于实现多级中断，保存现场信息最有效的方法是采用____。

A. 通用寄存器 B. 堆栈 C. 存储器 D. 外存

二、填空题（本大题每空2分，共26分）

得分 1．计算机系统是一个由硬件、软件组成的多级层次结构，它通常由 ⑴ 、一般 机器级、操作系统级、汇编语言级和高级语言级组成。 2．有一字长为64位的浮点数，符号位1位；阶码11位，用移码表示；尾

数52位，用补码表示，则它所能表示的最大规格化正数为 ⑵ 。 3．对存储器的要求是容量大，速度快，成本低。为了解决这方面的矛盾，

计算机采用多级存储体系结构，即使用 ⑶ 。

4．存储器的刷新操作有集中式刷新和分散式刷新两种方式，后者把每一行

的刷新插入到正常的读/写周期之中，如下图所示，现有一256K?8位的DRAM芯片，其存储体结构中，每行256?8个存储元，如单元刷新间隔不超过8ms，其平均行刷新时间?= ⑷ 。

5．主存有1024个数据块（B0～B1023），cache有16行（L0～L15），现

采用2路组相联地址映射方式（每组2行），则第200号数据块可映射到cache的 ⑸ 行。

6．某CPU微程序控制器控存容量为1024×48位，需要分别根据OP字段和

ZF条件码进行分支转移，则P字段和后继地址字段应分别为2位和 ⑹ 位。

7．CPU从主存取出一条指令并执行该指令的时间叫做指令周期，它常常用

若干个 ⑺ 来表示，而后者又包含有若干个时钟周期。

8．某模型机的数据通路如下图所示。R1和R2为通用寄存器，MDR为内存

数据寄存器，MAR为内存地址寄存器，PC为程序计数器，IR为指令寄存器。所有的细单线箭头为控制微命令。请填写下表中指令取指阶段T2、T3时钟周期的功能所对应的有效控制信号。

时钟 T1 T2 T3 功能 MAR<—(PC) MDR<—M PC<—(PC)+1 IR<—(MDR) 有效控制信号 PC->IB,IB->MAR Data Bus Address MDR DB → IB MDR → DB MDR → MDR IB R 1 → MDR IB → R 1 IB R 2 → R 1 IB → R 2 MAR IB→ MARR 2 IB → M RD WR Internal Bus PC IB → T 1 IB T 1 → T 2 IB T 2 → PC PC + 1 IB PC → IR IB IR → D IB → ALU A IB → + -

9．流水线中有三类数据相关冲突：写后读（RAW）相关；读后写（WAR）

相关；写后写（WAW）相关。下面程序中存在 ⑽ 数据相关。 1）

I1 SUB R1，R2，R3 ；（R2）-（R3）→R1

2） I2 ADD R1，R4，R1；（R4）+（R1）→R1

10．总线是构成计算机系统的 ⑾ ，是多个系统功能部件之间进行数

据传送的公共通路。

11．CPU响应中断时应保护的两个关键的硬件状态是 ⑿ 。 12．DMA采用三种传送方式：即：停止CPU访问内存方式、 ⒀ 方式和DMA与CPU交替访内方式。

三、计算题（本大题共4小题，共33分）

得分 1．（8分）设机器字长为8位（运算时为9位），已知二进制数X＝－101101，

Y＝100110，, 用变形补码（双符号位）计算X+Y和X-Y, 同时指出运算结果是否溢出。

2．（8分） 已知cache存储周期40ns，主存存储周期200ns，cache/主存系

统平均访问时间为50ns，求cache的命中率是多少？并求出该cache/主存系统的效率。

3．（8分） 某采用交叉方式编址的存储器容量为64字，存储模块数为8，

M0?M7，每个模块

8个字，起始地址为000000，存储周期为200ns，总

线传送周期为50ns。问：

1）地址为101000的字在哪一个存储模块？

2）某程序需要连续读出地址为101000～101111的8个字，求所需的时间。

4．（9分）考虑一个单片磁盘，它有如下参数：旋转速率是7200转/分，一

面上的磁道数是30000，每道扇区数是600，找道时间是每横越百条磁道花费1ms。

1） 平均找道时间是多少？ 2） 平均旋转延迟时间是多少？ 3） 一扇区的传送时间是多少？

四、分析题（本大题共3小题，共31分）

得分 1．（8分）某机指令格式结构如下所示，试分析指令格式及寻址方式特点。

2．（14分）有一个512K×16位的存储器，由128K×8位DRAM芯片构成。

DRAM芯片有

和

信号控制端。CPU的控制信号为R/

(读/写)。问

3）该存储器能存储多少个字节的信息？

4）总共需要多少DRAM芯片？需要多少位地址作芯片选择？ 5）画出该存储器同CPU连接的组成逻辑框图。

3．（9分）某指令流水线有取指（IF）、译码（ID）、执行（EX）、访存（MEM）

和写回寄存器堆（WB）5个过程段，各功能段所用的时间分别为120ns、80ns、90ns、100ns和60ns。今有40条指令流过此流水线，求流水线的时钟周期和实际吞吐率（单位时间里执行完毕的指令数）。

2010-2011学年第 2学期

一、选择题（本大题共5小题，每小题2分，共10分）

12．

下列关于直接寻址方式操作数所在位置的说法正确的是____。

A. 操作数在指令中 B. 操作数在寄存器中 C. 操作数在内存中 D. 操作数地址在内存中 13．

某CPU微程序控制器控存容量为256×20位，分别根据OP字段、

ZF条件码和C条件码进行分支转移，OP字段有4位，则P字段和后继地址字段应分别为____位。

A. 3和8 B. 6和9 C. 3和9 D. 6和8 14．

程序计数器属于_______部分。

A. 控制器 B. 运算器 C. 存储器 D. I/O接口 15．

CPU在每个______周期后响应DMA请求。

A.时钟 B.指令 C.存储 D.总线 16．

下列各项中，_______是同步传输的特点。

A.需要应答信号 B.各部件的存取时间比较接近 C.总线长度较长 D.总线周期长度可变

二、填空题（本大题共13小题，每小题2分，共26分）

1. 计算机系统是一个由硬件、软件组成的多级层次结构，它通常

由 、 、操作系统级、汇编语言级和高级语言级组成。

2．数的真值变成机器码时有四种表示方法，分别是

____________________________。

3. 定点8位字长的字，采用补码形式表示8位的二进制整数，可表示的数范围为____。

4. 对存储器的要求是容量大，速度快，成本低。为了解决这方面的矛盾，

计算机采用多级存储体系结构，即使用 、主存储器和 。

5. 假定用若干个1K?4位DARM芯片组成一个8K?8位存储器，总共需要

______片DRAM芯片；地址线中需要______位作为芯片的选择。 6. 已知条件同上题，地址为(0B1F)16的存储单元所在DRAM芯片的所有存

储单元中，最小地址是________。

7. 某计算机的存储器系统采用L1、L2 Cache和主存3级分层结构，访问第

一级命中率95％，访问第二级时命中率50％，其余50％访问主存，假定访问L1 Cache需要1个时钟周期，访问L2 Cache和主存分别需要10个和100个时钟周期。平均需要_____个时钟周期。

8. 主存有1024个数据块（B0～B1023），cache有8行（L0～L7），现采

用全相联的地址映射方式，则第200号数据块可映射到cache的 行。

9. 运算器的数据通路如下图所示，该运算器中存在多组相斥性的微操作，

指出其中任意的两组：________ 和__________。

BUSR（右移1位）L（左移1位）V（直送）移位器主存+（加）-（减）M（传送）XR1→XR2→XR3→XALUYIRR1R2R3R1R2R3R3→YR2→YR1→YR3LDR3R1LDR1LDR2R2

10. 在总线的三种集中式仲裁方式中，响应速度最快的是______________；

对询问链的电路故障很敏感的是______________。

11. 一个磁盘系统定义如下参数：Ts为磁头定位到磁道上的平均找道时间；

r为磁盘的旋转速度(单位:转/分钟)；n为每个扇区的位数；N为一条磁道的容量(单位:位)。则存取一个扇区的时间Ta=_______________________。

12. 如下图所示，这是一个二维中断系统，中断屏蔽触发器(IM)标志为“1”

时，表示CPU对该级的所有设备的中断请求进行屏蔽。若CPU现执行设备C的中断服务程序，IM2、IM1、IM0的状态__________；如果CPU执行设备H的中断服务程序，IM2、IM1、IM0的状态是_________。

13. 在DMA控制器与CPU分时使用内存的三种方法中，_____________方

法具有控制简单的优点，适用于数据传输率很高的设备进行成组传送，但在这种DMA传送过程中，CPU基本处于不工作状态，在外围设备传送两个数据的间隔中空闲出的许多存储周期不能被CPU利用。

三、计算题（本大题共3小题，每小题10分，共30分）

1. 已知二进制数X=2-10×(-0.100011)，Y=2-11×(-0.110101)，设阶为5位（包括2位阶符），用补码表示，尾数为8位（包括2位尾符），用补码表示，按浮点运算方法，求X-Y的值，运算过程阶和尾数均用双符号进行，舍入采用0舍1入法。

2. 设存储器容量为64M字，字长128位，模块数m＝8，采用交叉方式进行组织。存储周期T＝160ns，数据总线宽度为128位，总线传送周期τ＝40ns。假设连续读取8个字。

(1)交叉存储器的带宽是多少？

(2)如果其它条件不变，总线传送周期提速到τ＝10ns，则交叉存储器的带宽是多少？

3. 一台有3个盘片的磁盘组，共有4个记录面，转速为6000转/分，盘面有效记录区域的外直径为30cm，内直径为20cm，内层位密度为300位/mm，磁道密度为8道/mm，盘面分为16个扇区，每个扇区有1024个字节。计算盘组的非格式化容量和格式化容量。

四、分析题（本大题共3小题，共34分）

CM

1．(12分)某16位机器所使用的指令格式和寻址方式如下所示，该机有两个20位基址寄存器，四个16位变址寄存器，十六个16位通用寄存器，指令汇编格式中的S（源），D（目标）都是通用寄存器，M是主存中的一个单元。三种指令的操作码分别是MOV（OP）＝（A）16 ，STO（OP）＝（1B）16，LAD（OP）＝（3C）16。三种指令的操作码字段OP都可以指定64条指令。MOV是传送指令，STO为写数指令，LAD为读数指令。其中MOV指令是单字长二地址指令，STO和LAD为双字长二地址指令。

? (1) MOV指令为RR型指令，源寄存器和目标寄存器都分别可指定16个通用寄存器，画出MOV指令的指令格式图。(6分)

? (2) 某指令编码为(6EF1)16(3CD2)16，分析其为题目中三种指令中的哪种指令？(6分)

2. (10分)如图1所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器(具有自增功能)，M为主存(受R/W信号控制)，AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。

另外，线上标注有控制信号，例如yi表示y寄存器的输入控制信号，R1o

为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。假设该模型机规定所有寄存器的数据打入都只能在一个CPU周期的最后一个时钟周期完成。

(1) 画出指令周期中取指阶段的流程图，假设指令的地址已放入PC中。

并在每一个CPU周期右边列出相应的微操作控制信号序列。(6分)

(2) 为了缩短指令周期，将存储器M分设为指令存储器M1和数据存储器M2，修改的数据通路如图2所示。画出修改通路后，指令周期中取指阶段的流程图，假设指令的地址已放入PC中。并在每一个CPU周期右边列出相应的微操作控制信号序列。(4分)

3.(12分) 设某处理器具有四段指令流水线：IF（取指令）、ID（指令译码及取操作数）、EXE（ALU执行）和WB（结果写回）。现处理器执行如下指令序列：

ADD R3，R2，R5

SUB R4，R3，2

；R3←R2＋R5 ；R4←R3－2

ADD R5，R2，R3 ；R5←R2＋R3

(1) 流水线中有三类可能存在的数据相关冲突：写后读（RAW）相关；读后写（WAR）相关；写后写（WAW）相关。指出3条指令间存在哪些类型的数据相关。(6分)

(2) 如果流水线采用推迟相关指令执行的方法，画出时空图，并根据时空图指出处理器执行这3条指令需要占用多少时钟周期。(3分)

(3) 采用哪种技术在硬件上进行改进，可以使流水线不发生停顿，从而进一步提高执行速度？(3分)

华南农业大学期末考试答案（A卷）

2008-2009学年第一学期 考试科目：计算机组成原理

考试类型：（闭卷） 考试时间： 120 分钟 学号 姓名 年级专业________________ 题号 得分 评阅人 一 二 三 四 五 总分

十．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）

1 A

2 B 3 D 4 D 5 A 6 A 7 C 8 A 9 C 10 B 十一． 填空题（下列每小题2分，共28分）

1． _微程序设计级__，__操作系统级__ 2． _____2210?1__ *（?1）3． _______350ns_______

4．______PC____ 5．___精简指令系统计算机___ 6．_____2________，_____9________ 7．__指令周期______，___CPU周期_____ 8．___系统功能部件_____，____数据传送____ 9．__小______ 10．_停止CPU访问内存__，__DMA与CPU交替访内__

十二． 计算题（共27分）

1． 解：x=0.1001 y=－0.1111

[X]补＝00.1001, [Y]补＝11.0001, [-Y]补＝00.1111 [X+Y]补＝00.1001+11.0001＝11.1010 无溢出 X+Y＝-0.0110

[X-Y]补＝00.1001+00.1111＝01.1000 溢出 X-Y＝+1.1000 > 1 2． （1）83.3%， （2）60ns

3． 流水线的时钟周期T=max{120，80，90，100，60}=120ns

加速比C=（40×5）/（5+40-1）=50/11

十三． 问答题（共12分）

1． 解：冯. 诺依曼型计算机的主要设计思想是：存储程序和程序控制。

存储程序：将解题的程序（指令序列）存放到存储器中；

程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成

运算任务。

主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。

2． 解：计算机浮点加减运算的基本步骤分为：

1. 0 操作数的检查；

2. 比较阶码大小并完成对阶； 3. 尾数进行加或减运算； 4. 结果规格化并进行舍入处理。

十四． 分析题（共21分）

1．解：（1）∵ 220= 1M， ∴ 该存储器能存储的信息为：1M×32/8=4MB 。

（2）（1024K/256K）×（32/8）= 16（片）；

1024K/256K=4，故需要2位地址作为芯片选择。 （3）该存储器的组成逻辑框图为 ：

2． 解：第（1）组指令中，I1指令运算结果应先写入R1，然后在I2指令中读出R1内容。

由于I2指令进入流水线，变成I2指令在I1指令写入R1前就读出R1内容，发生写后读（RAW）相关。

第（2）组指令中，如果I4指令的加法运算完成时间早于I3指令的乘法运算时间，变成指令I4在指令I3写入前就写入R3，导致R3的内容错误，发生写后写（WAW）相关。

第（3）组指令中，I7指令和I8指令没有涉及到相同的寄存器，所以没有发生数据相关。

第（4）组指令中，I7指令和I8指令都要写入R1，发生了写后写（WAW）相关。

只要I8的完成在I7之后，就不会出错。

华南农业大学期末考试参考答案（A卷）

2009-2010学年第一学期 考试科目：计算机组成原理

考试类型：（闭卷） 考试时间： 120 分钟 学号 姓名 年级专业

________________

题号 得分 评阅人 一 二 三 四 总分

十五． 名词解释题（下列每题4分，共20分）

1． 每一位全加器的进位输入不依赖于低一位的进位输出，而直接与加数和最低位进位

输入有关。

2． 精简指令系统计算机。

3． 通常把读取一个指令字的最短时间规定为一个CPU周期，若干个CPU周期组成指

令周期。

4． 就是外部总线，连接CPU和其他功能部件如存储器、通道等的总线。 5． 直接内存访问，数据交换不经过CPU，而直接在内存和I/O设备之间进行。

十六． 填空题（下列每空2分，共28分）

1． 存储程序 2． 127，-128 3． 字模码 4．1 .0××× 5．2，5 6．6 7．nk/n+k-1 8．独立请求方式

9．扇区，1MB，硒鼓 10．开中断，EI

十七． 计算题（共32分）

1． 解：

[X]补＝11.0011, [Y]补＝11.0101, [-Y]补＝00.1011

[X+Y]补＝11.0011+11.0101＝10.1000 下溢（单符号法：最高数位无进位，符号

位有进位）

[X -Y]补＝11.0011+00.1011＝11.1110

X - Y＝-0.0010 2． （1）双字长二地址，

（2）相对寻址，寄存器间接寻址，变址寻址，EA = （R1）+ D，（D）

3．（1）h = 6600 /（6600+400）=94 %

（2）ta = (6600 x 60+400 x 300) / 7000 = 73.71ns

4．第（1）I1指令运算结果应先写入R1，然后在I2指令中读出R1内容。发生写后读（RAW）相关。

第（2）I3指令和I4指令存在读后写（WAR）相关。

第（3）组指令中，I5指令和I6指令存在写后写（WAW）相关。

十八． 综合题（共20分）

1．解：

（1）该存储器能存储的信息为：222 x 16 / 8= 8MB 。 （2）（222/ 512K）×（16 / 4）= 32（片）；

采用字位同时扩展，222/ 512K =8，故需要3位地址作为芯片选择。 （3）扩大字容量还可以采用低位交叉（多体交叉）的办法，这样扩充的优点是，可

以使连续地址的字分布于不同的模块中，从而可对这些字并行访问，提高速度。

2．解：

（1）

控制存储器：存放微指令

微地址寄存器：存放微指令的后继地址

微命令寄存器：存放微命令和P字段

地址转移逻辑：在有分支转移时形成新的后继地址 （2）

48 – 4 – 9 = 35

4 9

微命令 P 后继地址

华南农业大学期末考试参考答案（A卷）

2010- 2011学年第1 学期 考试科目： 计算机组成原理 考试类型：（闭卷）考试 考试时间： 120 分钟 学号 姓名 年级专业 题号 得分 评阅人

一、 选择题（本大题共5小题，每小题2分，共10分）

1 A

二、填空题（本大题每空2分，共26分）

16. 微程序级 。

一 二 三 四 总分 得分 2 D 3 C 4 D 5 B 得分 17. 2210?1*(1?2?52) 。

18. 高速缓冲存储器、内存储器和辅助存储器。 19. 7.8?s(或者取0.5 ?s的整数倍 7.5?s )。

20. 0或者1 。 21. 10 。 22. CPU周期（或机器周期）。 23. RD,DB->MDR,PC+1 。 24. MDR->IB，IB->IR 。 25. 写后读、写后写 。 26. 互联机构 。 27. PC和PSW 。 28. 周期挪用 。 三、计算题（本大题共4小题，共33分）

1.

得分

2.

命中率h=0.9375，cache/主存效率效率为80%。

3. 1）M0 2）550ns

4. 1）150ms； 2）4.165ms； 3）13.9 ?s

四、分析题（本大题共3小题，共31分）

1.（8分）

解：指令格式及寻址方式特点如下： ① 单字长三地址指令； ② 操作码OP可指定

=64条指令；

得分 ③R-R-R 型指令，两个操作数均在寄存器中，两个源和目标都是通用寄存器（可分别指定27=128个寄存器之一）；

2.

1）1M字节

2）8片，2位地址作为芯片选择 3）

3. 120ns； 7.58*106条/s

华南农业大学期末考试参考答案（A卷）

2009 - 2010学年第 2 学期 考试科目： 计算机组成原理

考试类型：（闭卷）考试 考试时间： 120 分钟 学号 姓名 年级专业 题号 一 二 三 四 总分 得分 评阅人

二、 选择题（本大题共5小题，每小题2分，共10分）

1 2 3 4 5 A C A C C

二、填空题（本大题共15小题，每题2分，共30分）

29. 控制器 ， 存储器 。

30. 2?210*2?1 。

31. 阶码 ， 尾数 。 32. 高速缓冲存储器 ， 主存储器 。 33. 集中式刷新 ， 分散式刷新 。 34. 0或者1 。

35. 全相联映射 ， 直接映射 。 36. 82.6% 。 37. 64 。

38. 2 ， 9 。 39. 系统功能部件 ， 数据传送 。 40. 132.75s 。

41. 缓冲器 ， 转换器 。 42. 周期挪用 ， DMA与CPU交替访内。

得分 得分

43. 数据处理 ， 传输控制 。 三、计算题（本大题共2小题，共24分）

1.（12分）

解：信息总量：q=64位×8=512位

顺序存储器和交叉存储器读出8个字的时间分别是：

t2=mT=8×100ns=8×10(s)

t1=T+ (m-1)τ =100+7×20= 2.4×10(s) 顺序存储器带宽是：

W2= q/t2=512÷（8×10）=64×10（位/S） 交叉存储器带宽是：

W1=q/t1=512÷（2.4×10）=213×10（位/S）

2.（12分）

解：

x和y的浮点机器数（阶和尾数均用补码表示）

[x]浮＝111110，00.101011 [y]浮＝111101，11.001011

① 0操作数检查 两数都非0。

② 求阶差

[△E]补＝[Ex]补+ [-Ey]补

＝111110＋000011＝000001

可见 △E＝1，将My右移1位，[y]浮＝111110，11.100101(1) ③ 尾数相加。 [Mx]补 00.101011 + [My]补 11.100101(1) 00.010000(1)

④ 规格化处理

[Mx+My]补应左规1位，阶码减1。 即 [x＋y]补＝111101，00.100001 ⑤ 舍入处理

不需要做处理

⑥ 溢出检查

两位阶符为11，所以无溢出。 x+y=2－011×0.100001

得分

四、综合题（本大题共3小题，共36分）

1.（12分）

得分

2. （12分）

4）（3分）

（1024K/128K）×（32/16）= 16（片）； 5）（3分）

1024K/128K=8，故需要3位地址作为芯片选择。

6）（6分）

3. （12分）

(1)（3分）

流水线操作的时钟周期应设计为17ns； (2)（6分）

发生了写后读(RAW)数据相关，假设在硬件上不采取措施，那么第I+1条指令要推迟两个时钟周期即34 ns进行；

(3)（3分）

如果在硬件设计上采用向前传送技术加以改进，则可不延迟。

华南农业大学期末考试参考答案（A卷）

2010-2011学年第 2学期 考试科目： 计算机组成原理 考试类型：（闭卷/开卷）考试 考试时间： 120 分钟 学号 姓名 年级专业 题号 得分 评阅人

得分 一 二 三 四 总分

一、选择题（本大题共5小题，每小题2分，共10分）

1 C 得分 2 A

3 A 4 B 5 B 二、填空题（本大题共13小题，每题2分，共26分）

1. 微程序级 ， 一般机器级 。 2. 原码、反码、补码、移码 。 3. -128 ~ +127 。

4. cache ， 外存储器 。 5. 16 ， 3 。 6. （0800）16 。 7. 3.7 。 8. 所有的 。

9. R、L和V ， +、-和M 。(R1->X,R2->X和R3->X；R1->Y,R2->Y和R3->Y；以上每组只写2个也给分) 10. 独立请求方式 ， 链式查询方式 。 11. n60n分钟 或者 秒 。 rNrN12. 1、1、1 ， 0、0、1 。 13. 停止CPU访问内存 。 得分

三、计算题（本大题共3小题，共30分） 1.（10分）

解：[x]浮=11110，11.011101

[y]浮=11101，11.001011

[-y]浮=11101，00.110101

① 0操作数检查 两数都非0

②对阶

[ΔE]补=[Ex]补+[-Ey]补=11110+00011=00001

可见ΔE=1

将My右移1位，[y]浮＝11110，11.100101(1) (4分)

③尾数相加 (2分)

11.011101

+ 00.011010(1)

------------------------

11.110111(1)

④结果规格化

[x-y]浮=11110, 11.110111(1) 左规 2位[x-y]浮=11100, 11.011110 ⑤舍入处理 (用0舍1入)得 不用舍入

⑥判溢出 X-Y的阶符是11，没溢出

最终的结果为： x-y=2-100×(-0.100010) (4分)

2.（10分）

解：(1) 信息总量：q=128位×8=1024位 交叉存储器读出n=8个字的时间是： t1=T+ (n-1)max{T/m,τ} =160+7×40= 4.4×10交叉存储器带宽是： W1=q/t1=1024÷（4.4×10

）=232.7×10（位/S） (6分)

(s)

(2) 交叉存储器读出8个字的时间变为是： t2=T+ (n-1) max{T/m,τ} =160+7×20= 3×10交叉存储器带宽是： W1=q/t1=1024÷（3×10

(s)

）=341.3×10（位/S） (4分)

3.（10分） 解：

最内圈磁道周长：2×3.14×10＝62.8（cm）＝628（mm） （2分） 每个记录面的磁道数：K＝[(300－200)÷2]×8＝400（道） （2分） 所以，盘组非格式化的容量为：

CN＝4×400×628×300＝301440000(b)＝37680000(B)＝36797(KB)＝36(MB)

盘组格式化的容量为：

C＝4×400×1024×16＝25600 (KB) ＝25 (MB) （3分）

得分

四、分析题（本大题共3小题，共34分）

1.（12分） (1)（6分）

MOV指令的指令格式为：

(2)（6分）

(6EF1)16(3CD2)16＝(011011 10 1111 0001)2 OP=（1B）16 因此为STO指令 2. （10分） (1)（6分）

3分）（

（3个CPU周期和相应的微操作控制信号序列 各1

分）

(2)（4分）

2分）

3. （12分）

(1)（6分）

（1个CPU周期和相应的微操作控制信号序列 各

第一条指令和第二、三条指令之间都存在写后读（RAW）相关； （4

分，指出1个相关2分）

第一条指令和第三条指令之间存在读后写（WAR）相关。 （2

分）

(2)（3分） 时空图如下所示：

（2分）

从中可看出处理器执行这3条指令需要占用8个时钟周期。 （1分） (3)（3分）

如果在硬件设计上采用向前传送技术加以改进，则可不延迟。