block here”注释的下方； 4) 拷贝组件例化（从 your_instance_name : program 到最末）并粘贴到 loopback.vhd代码中的“-- insert component instantiation for the Memory here”注释的下方，然后按照如下内容，修改添加的例化来完成此组件在本工程的例化； my_program : program port map ( clka => clk50MHz, addra => address, douta => instruction, clkb => '0', addrb => \ doutb => open ); 5) 完成后选择 File 下拉菜单中的 Save 保存，从工程的 Sources 窗口会看到program.xco 作为一个模块加入到顶层设计文件中； 图5-11 操作示意 33

(4) 进行行为仿真并下载测试 1）在工程的 Sources 窗口，Sources for 选择 Synthesis/Implementation，选择工程的program.xco，然后在 Processes 窗口展开 COREGEN, 并双击 View Verilog/VHDL Functional Model。这个文件所涉及的模块在进行行为仿真的时候是自动从 ISE 的Project Navigator 软件的 XilinxCoreLib 的仿真库中调用的； 2）在工程的 Sources 窗口，Sources for 选择 Behavioral Simulation，并双击打开testbench.vhd/v 测试激励文件。展开 Processes 窗口中的 Xilinx ISE Simulator，右键单击Simulate Behavioral Model，并选择Properties，弹出的对话框将“Property display level ”选项选择“Advanced”，“Proterty Name” 选项中 Simulation Run Time 输入 50000 ns，如下图所示。单击 OK 按钮； 图5-12 操作示意 3）双击 Simulate Behavioral Model，观察生成的波形是否正确，是否与所写测试激励所要的结果相符合； 4）在工程的 Sources 窗口，单击工程顶层文件 loopback.vhd/v 文件，展开 Processes窗口中的 Generate Programming file，然后双击 Configure Device (iMPACT)。弹出 iMPACT 对话框后，选择 Configure Devices using Boundary-Scan (JTAG)，然后单击 Finish 按钮。 34

图5-13 操作示意 5）当等到弹出 Assign New Configuration File 对话框后，前两个器件都选择 bypass按钮，最后一个器件单击 loopback.bit 文件选择 Open 按钮，然后再点击 OK 按钮后弹出一个警告信息，单击 OK 按钮后如图： 图5-14 操作示意 6）在iMPACT 窗口右键点击xc2vp30，选择Program 后弹出Programming Properties窗口单击 OK 按钮。如果下载成功则出现 Program Succeeded； 35

图5-15 操作示意 7）在超级终端窗口则会看到 图5-16 显示示意 36