六．小结、建议及体会 介绍的是 IP 核生成器（CORE Generator）是 Xilinx FPGA 设计中的一个重要设计输入工具，它将原有验证过的设计模块重新利用，也就是一般的IP复用工具。它提供了大量成熟、高效的 IP 核为用户使用，这些IP核直接用 Xilinx FPGA 底层硬件原语描述。该工具可以生成用户所需的IP核，在实际工程中例化 教师签字__________ 37
38
实验课程名称：FPGA原理及应用实验
实验项目名称 实 验 者 同 组 者 8位计数器实验 高增礼 专业班级 通信1104 实验成绩 组 别 实验日期 17 14年5月28日 第一部分：实验预习报告（包括实验目的、意义，实验基本原理与方法，主要仪器设备及耗材，实验方案与技术路线等） 1．实验目的 （1） 熟悉 ISE9.1 开发环境，掌握工程的生成方法； （2） 熟悉 SEED-XDTK XUPV2Pro 实验环境； （3） 了解 Verilog HDL语言在 FPGA 中的使用； （4） 通过掌握8位计数器的Verilog HDL设计，了解数字电路的设计。 2. 实验原理 所涉及的8位计数器有一个时钟输入端，1个同步清0端。输出为8位并行输出，每来一个脉冲，所输出的八位二进制数加一，当由00000000计数到高增礼高增礼时，计数器返回到00000000重新开始计数。 其代码如下： module count8(out,reset,clk); output[7:0] out; input reset,clk; reg[7:0] out; always @(posedge clk) begin if (reset) out<=0; //同步复位 else out<=out+1; //计数 end endmodule 本实验采用 Chipscope-Pro 生成 ILA/ICON 核，并插入到 8位计数器设计中，在线进行观测和调试。 3. 实验内容 （1） 用Verilog HDL语言设计8位计数器，进行功能仿真验证； （2） 使用chipscope-Pro 生成 ILA/ICON 核，在线观测调试。 39
4. 实验准备 （1） 将 USB 下载电缆与计算机及 XUPV2Pro 板的 J8 连接好； （2） 将 RS232 串口线一端与计算机连接好，另一端与板卡的 J11 相连接； （3） 启动计算机后，将 XUPV2Pro 板的电源开关 SW11 打开到 ON 上。观察 XUPV2Pro 板上的＋2.5V，＋3.3V，＋1.5V 的电源指示灯是否均亮，若有不亮的，请断开电源，检查电源； 40