73. PCB外委设计时原理图如何处理？

将主要器件型号隐藏，转成pdf文档格式，发给PCB设计厂商。在capture中按住ctrl选多个字符（型号），然后按键盘上的delete键。

74. 测量：焊盘外框尺寸，通过测量 焊盘中心距+焊盘长度 得到。检查封装时也可测个大

概尺寸，snap选off-grid location，然后在焊盘旁边的空白处点。

75. 看各层实际布局、布线效果及检查器件代号位置（看实际GERBER效果）：右边

visibility-》views下拉列表选各层。要先在artwork里加入film文件才行。 把网格隐藏掉以方便观看，点color按钮左边的grid toggle（F10）。

76. 交互布局放器件时有的器件放不上去：服务器库没打开，在资源管理器里点开。 77. 目标捕捉：圆心，鼠标不要点在圆心，要点在圆周上。 78. 怎么加MARK点？

place-》manually，在advanced settings标签页，将library勾上，在placement list标签页选package symbols，然后点OK，在右边的OPTIONS里选FIDUCIAL。库里MARK点是单面的，A、B面各放一个。 79. 右边的标签栏在哪里开关？

view-》windows-》find

80. 手工添加元件、网络：setup-》user preferences-》logic-》将logic_edit_enabled勾上。 81. Cadence打不开，提示license有问题，打开lmtools，关闭license server关不掉。

解决方法：以管理员身份打开lmtools，把license server关掉，再重开。 82. 从PCB中导出封装：

File-》export-》libraries，如下图所示：

83. 更新封装：封装修改后，在allegro下palce--update symbols。在package symbol下选择

要更新的封装。注意勾选 update symbol padstacks，Ignore FIXED property。 84. 封装制作：放置Place bound 时怎么样设置成圆形的?

用shape / circular 命令 ,然后在option里面选择package Geometry / place_bound_top 层面画圆。 85. 器件焊盘扇出（fanout）：

pin-via space设置：BGA设置为centered；非BGA设置为12mil。

86. 网络颜色：选中网络，右键，assign color分配颜色，dehighlight去掉颜色。 87. QFN封装散热焊盘加过孔：用走线的方式，双击加过孔，然后去掉走线。 88. FGND铺动态铜，星月孔会避让，处理办法：

先画个动态铜，然后变成静态铜（shape->change shape type），在星月孔处画个静态铜，shape-》merge shapes，然后框选需要合并的铜皮。

铜皮合并需满足以下条件：1）同一网络；2）同一类型（动态或静态）；3）必须有重叠部分。

星月孔的内层直接铺动态铜就可以了。

星月孔中间的机械孔与静态铜需有一点空隙，方法是加shape void circle，选中静态铜，鼠标移到机械孔，右键snap to pin，将GRID设小点，移动鼠标到合适的半径。 最好的办法是：

将星月孔外面一圈铜皮赋上网络，菜单shape-》select shape，选中星月孔的顶层或底层铜皮，右键-》分配网络，鼠标移到同网络的管脚，右键-》snap to pin。赋上网络之后只要铺动态铜就可以了，无需铺静态铜，也就没有机械孔避让的问题了。 89. 改过孔：

先在规则里把要用的过孔放到最上面一个；然后删掉要改的过孔；按F3；双击即可。 90. 手工消除DRC：选中DRC，右键，waive drc。

自觉无关紧要的DRC就waive掉（还可以批注waive的原因），waive drc不再计入DRC统计。

91. 边框直角改为弧形：

manufacture-》drafting-》fillet，右键snap pick to，segment vertex，然后点击边框拐角。 92. 焊盘出线方式设置：

布线时鼠标右键，点enhanced pad entry。 93. 布好的差分线改线宽线距：

在规则里把线宽线距改掉，然后选中net右键change width改线宽，slide改线距。 94. 出SMT坐标文件：

tools-》reports，双击component report，勾上display report，点击report，弹出报告，点左上角的保存按钮，保存为place.htm

95. 如何显示器件的原点：在color的package geometry里选上place_bound_top。 96. 器件更新封装后不能移动：

原因是net被fix了，选中器件周围所有net，unfix，就可以了。net不要fix。

97. 从已有PCB导出GERBER配置：FILE->EXPORT->parameters-》勾上artwork，保存成

*.prm文件，然后在新PCB中导入。

98. 出GERBER的配置如何保存成FILM_SETUP.txt文件：

点击select all按钮，然后在任一黄色文件夹上点右键，save all checked。在该PCB文件夹生成FILM_SETUP.txt文件。

99. 图纸尺寸设置，左下角设为-50，-50，方便对左边缘、下边缘进行缩放，如下图：

右边缘和上边缘也各多50mm。这样，画图时只用滚轮缩放就能方便的移动画面，不用进行平移。

100. cadence 16.6 allegro pcb editor 卡死？？？

Cadence16.6版本，用pcb editor 覆铜之后 软件特别容易卡死，稍微移动个元件就卡，而且cpu占用率一下窜到50%多，一次卡死之后次次卡死，根本无法再用。

setup-》user preference，接着照下图，把disable_OpenGL勾上，然后重启软件。

101. 差分布线步骤：

a）定义差分对；

菜单点击logic-->Assign differential pair，点auto generate自动生成差分对

b）设置差分对约束规则；

约束规则管理器（CM）中的Electrical栏的电气约束设置（Electrical Constraint Set）中，Routing标签下Differential Pair对应的Objects处，Objects下的项目name上右键Creat电气CSet，写入一个规则名称，然后填入差分对的间隔、线宽等参数。 c）给差分对分配定义好的规则

约束规则管理器（CM）中的Electrical栏的网络设置（Net）中，Routing标签下Differential Pair对应得Objects处，找到定义过的差分对名称，给它分配一个差分对规则。

102. 差分线长度误差较大时怎么办：

菜单route-》phase tune，在较短的线上加延长。

103. 与某个Symbol的引脚相连的Clines和Vias删除不了?

可能该Symbol为fix，Unfix该Symbol即可。 104. 焊盘数量统计：

总焊盘数：quick reports-》summary drawing，或者显示TOP、BOTTOM层，选symbol pin，鼠标框选整板，右键-》show element。 表贴焊盘数：显示钢网层（包括顶和底），COLOR按钮-》Manufacturing的所有层全关（把所有孔的显示全关），鼠标框选整板，右键-》show element。 105. 如何修改丝印层的line？

在Find选项卡里将Lines、Other segs勾上。

106. 花焊盘的茎的角度设置，将通孔焊盘设置为diagonal，如下图：