第五章 8088的总线操作和时序

本章内容主要介绍8088执行指令的三种周期，以及它们之间的区别和相互联系，在此基础上结合 8088芯片引脚信号的功能分别介绍最小、最大组态下三总线信号在这些典型的总线周期中出现的时间关系。

5.1重点与难点

本章的学习重点包括8088芯片外部的三总线结构，最大组态与最小组态的基本配置，总线控制器8288在最大组态配置中的作用，在最大组态系统或最小组态系统中的时序配合问题。

3.1.1 8088的工作周期

在微型机系统中，CPU的操作都是在系统主时钟CLK的控制下按节拍有序进行的。CPU执行一条指令的时间（包括取指令、指令译码和执行该指令所需的全部时间）称为一个指令周期。把通过外系统总线对存储器或I／O端口进行一次读／写操作的过程称为总线周期，T状态就是CLK时钟周期。一个指令周期由若干个总线周期组成。每个总线周期通常包含4个T状态，即Tl、T2、T3、T4。在T1状态，CPU往地址/数据复用总线（AD7～0）和地址/状态复用总线（A19～16/S6～3）上发地址信息。在T2状态, 从地址/数据总线和地址/状态总线上撤消地址信息,并使地址/数据总线成为高阻态,为传送数据信息作准备。与此同时, 从地址/状态总线的输出4位状态信息。在T3状态, 地址/状态总线继续输出状态信息, 地址/数据总线用于传送数据信息。在存储器或外设不能及时地配合CPU传送数据时, 它们可以向CPU请求, 在T3周期之后插入一个或多个等待状态Tw。在T4状态, 一个总线周期结束。在一个总线周期中，A15～8始终输出地址信息。如果一个总线周期之后, 不立即执行下一个总线周期, 那么系统总线就会处于空闲状态Ti, 执行空闲周期。

3.1.2 8088的总线操作

1．8088芯片引脚构成及在最大最小组态下的意义。

8088的 芯片引脚可分为两种：与工作模式无关的和与工作模式有关的。

与工作模式相关的包括24～31、33、34脚。最小组态工作模式下，系统中只有一个8088微处理器，所有的总线控制信号直接由8088 CPU产生。 MN／（引脚33）连至电源, IO/用以区分是存储器访问还是I/O访问。作为CPU在写操作时输出的一个选通信号. 是CPU输出的中断响应信号。ALE是地址锁存允许信号。DT/是数据发送／接收信号，用以确定数据传送的方向。为数据允许信号。HOLD是系统中别的总线主设备要求占用总线时，向CPU发出的总线请求信号。HLDA为CPU向外输出的总线请求响应信号，是系统状态信号，与IO/线和DT/线一起，反映现行总线周期的状态。

最大组态工作模式下，系统中可以包含有多个微处理器，适用于构成较大规模的微机系统或多处理器微机系统。包含一个总线控制器8288，由CPU向总线控制器提供总线周期状态信号：、、，然后总线控制器对CPU的状态信息进行综合译码，产生全部总线控制信号去

控制总线。 此时，MN／接地，8088就处在最大组态，此时、、经过8288总线控制器进行状态译码和命令输出，产生有关存储器访问或I/O访问的总线周期和所需要的控制信号。 /，/都是请求/允许引脚，是由外部的总线主设备请求总线并促使CPU在现行总线周期结束后让出总线用的。有效时，系统中别的总线主设备不能获得对总线的控制。QS1、QS0提供一种状态允许外部追踪8088内部的指令队列。HIGH在最大组态时始终为高电平。

还有一些与工作方式无关的引脚。 AD7～0是地址／数据分时复用线。A15～8是高8位地址线。 A19～l6/S6～3是地址/状态分时复用线。为读选通信号。READY是准备就绪信号。INTR是可屏蔽中断请求信号。是检测输人信号，是由“Wait”指令来检查的。NMI为非屏蔽中断输人信号。RESET是复位输入信号，它引起处理器立即结束现行操作。CLK是时钟输入信号，提供了处理器和总线控制器的定时操作。Vcc是电源脚。GND是接地线。

2．8088的最小组态系统与时序

在最小组态系统中，除8088 CPU、存储器、I/O接口外，还包含8284时钟发生器、地址锁存器8282／8283及8286／8287总线收发器。所有的总线控制信号如IO/、、、、ALE、DT/、等均由CPU直接产生。

8088 CPU的地址/数据总线（AD7～0）和地址/状态总线（A19～16/S6～3）是分时复用总线，即CPU在与存储器或I/O端口进行数据交换时，总是在T1状态首先送出访问存储器或I/O端口的地址信息，随后又用这些引脚来传送数据和状态信号。8088 CPU利用T1状态中的ALE信号的下降沿将地址锁入地址锁存器中。

最小组态下，存储器读周期时序是这样的。首先 IO/信号在Tl状态开始后就变为低，表示与存储器通信。其次，从Tl状态开始， Al9～0出现的信号是20位地址信号，ALE在T1状态把地址信息锁存到地址锁存器中，在T2状态，A19～16线上出现的地址信号变为状态信号S6～3。在T2状态AD7～0转为高阻态，为以后读人数据作好准备。在T2状态信号起变为有效（此时信号为无效），用以控制数据传送的方向。由地址信号经过译码，找到指定的存储单元，在T3状态，指定单元的内容出现在数据线上。由于进行的是读操作，与总线收发器有关的控制信号，DT/应为低电平，另一控制信号也在T2状态开始有效。8088 CPU在T4状态的前沿（下降沿）采样数据线，获取数据。

当使用的存储器（或外设）工作速度较慢，不能满足上述基本时序的要求，则可用一个READY信号的产生电路，使8088在T3状态T4状态之间插入Tw状态，来解决8088与存储器或外设之间的时间配合问题。

存储器写周期时序是这样的。首先也要有IO/信号，表示是进行存储器操作。其次要有写入存储单元的地址，以及ALE信号。不同的是要写入存储器的数据，在T2状态，也即当16位地址线A15～0已由ALE锁存后，CPU就把要写入的8位数据放至AD7～0上了。写操作下，由信号来代替信号，它在T2状态开始有效。实现写操作时，DT/应为高电平。8088在T4状态，使控制信号变为无效，T4开始对存储器的写入过程已经完成。

8088与外设传送数据的时序，与CPU同存储器之间的时序，几乎完全相同，只是IO/信号应为高。

3．8088的最大组态系统与时序

最大组态系统配置与最小组态系统配置相比，最主要的区别是增加了一个总线控制器8288和一个总线仲裁器8289。8088 CPU输出的状态信号、、，同时送给8288和8289，由8288将CPU的状态信号转换成CPU系统所需要的总线命令和总线控制信号；对存储器和I/O端口进行读写的信号、对地址锁存器8282和总线收发器8286的控制信号，以及中断控制器8259的控制信号；由总线仲裁器8289对系统多个处理器提出的共享总线资源的要求进行裁决。

在最大组态下8088的基本总线周期仍由4个T状态组成。在T1状态，8088发出20位地址信号，同时送出状态信号、、信号给8288总线控制器。8288进行译码，产生相应的命令和控制信号输出。8288 在T1期间送出地址锁存允许信号ALE，将CPU输出的地址信息锁存至地址锁存器中，再输出到系统地址总线上。在T2状态，8088开始执行数据传送操作，8088内部的多路转换开关进行切换，将地址/数据线AD7～0上的地址信息撤消，切换成数据总线，为读写数据作准备。8288发出数据总线允许信号DEN和数据发送/接收控制信号DT/，允许总线收发器工作，使数据总线与8088的数据线接通，并控制数据传送的方向。同样，把地址/状态线A19～16/S6～3切换成与总线周期有关的状态信息，指示若干与周期有关的情况。在T3周期开始的前沿（时钟下降沿），8088采样READY线。如果READY信号有效〔高电平〕，则在T3状态结束后进入T4状态。在T4周期开始的时钟下降沿，把数据总线上的数据读入CPU或写到地址选中的存储单元。在T4状态，8088完成数据传送，状态信号、、变为无操作的状态。在此期间，8088结束总线周期，恢复各信号线的初态，准备执行下一个总线周期。

3.2 例题解析

1．假定某CPU的时钟频率为5MHz，那么一个基本的总线周期为多长时间？

答：一个基本的总线周期由4个T状态组成，而每一个T状态就是时钟周期的长度， 8088的时钟频率为5MHz，故一个T状态为200ns，所以一个基本的总线周期为800ns。

2．8088如何解决地址线和数据线的复用问题？ALE何时处于有效状态？有效时起什么作用？

答：

8088 CPU的地址/数据总线（AD7～0）和地址/状态总线（A19～16/S6～3）是分时复

用总线， CPU在与存储器或I/O端口进行数据交换时，总是在T1状态首先送出要访问的存储器或I/O端口的地址信息，随后又用这些引脚来传送数据和状态信号，而在对存储器或I/O端口进行读写操作时，在整个读写总线周期内地址不应有变化。因此，就必须在总线周期T1状态先将地址锁存起来，以便在读写总线周期内保持地址稳定。8088 CPU利用T1状态中的ALE信号的下降沿将地址锁入地址锁存器中。ALE：地址锁存允许信号。高电平有效。用于将地址选通到地址锁存器。在下跳沿中发生锁存，用来将8088输出的地址码打人地址

锁存器。

3.分析8088 CPU 最大方式下的读/写操作时序。 答：

在最大组态下8088的基本总线周期仍由4个T状态组成。

在T1状态，8088发出20位地址信号，同时送出状态信号、、信号给8288总线控制器。8288对、、进行译码，产生相应的命令和控制信号输出。8288 在T1期间送出地址锁存允许信号ALE，将CPU输出的地址信息锁存至地址锁存器中，再输出到系统地址总线上。在T2状态，8088开始执行数据传送操作。此时，8088内部的多路转换开关进行切换，将地址/数据线AD7～0上的地址信息撤消，切换成数据总线，为读写数据作准备。8288发出数据总线允许信号DEN和数据发送/接收控制信号DT/，允许总线收发器工作，使数据总线与8088的数据线接通，并控制数据传送的方向。同样，地址/状态线A19～16/S6～3上的高４位地址信息被切换成与总线周期有关的状态信息，指示若干与周期有关的情况。在T3周期开始的前沿（时钟下降沿），8088采样READY线。如果READY信号有效〔高电平〕，则在T3状态结束后进入T4状态。如果访问的是慢速存储器或是外设接口，则应该在Tl输出的地址，经过译码选中某个单元或设备后，立即驱动READY信号到低电平。8088在T3的前沿采样到READY信号无效，就在T3状态后插人等待周期Tw。在Tw状态的时钟下降沿，8088再采样READY信号，只要READY为低电平，就继续插人Tw状态，直至采样到READY为高电平，才进入T4状态。在T4周期开始的时钟下降沿，把数据总线上的数据读入CPU或写到地址选中的单元。在T4状态，8088完成数据传送，状态信号、、变为无操作的过渡状态。在此期间，8088结束总线周期，恢复各信号线的初态，准备执行下一个总线周期。

4．8088有两种工作方式,即最大组态工作方式和最小组态工作方式，工作于何种方式由控制总线中的一条( )信号线来决定。

（A）NMI （C）MN/

（B）LOCK （D）IO/

答：当8088 CPU的MN/引脚接+5V电源时，8088 CPU工作于最小组态工作方式下；当8088CPU的MN/引脚接地时，8088CPU工作于最大方式，选择C是正确的。

5．8088处理器最小组态工作方式和最大组态工作方式的主要差别是（ ）。

（A）容量不同

（B）I/O端口数不同

（D）单处理器和多处理器的不同

（C）数据总线的位数不同

答：8088 CPU工作于最小组态工作方式，用于构成小型的单处理器系统；8088 CPU工作于最大组态工作方式，用于构成多处理器系统，与最小组态工作方式下8088系统配置相比较，最大组态工作方式系统增加了专用的总线控制器8288，选择答案D是正确的。

5.3 习题与参考答案

1. Intel8088有那几种工作周期？它们之间的关系如何？