.. . .
..
故浮点格式为：
1 01111010 000 0000 0000 0000 0000 0000，用十六进制表示为：(BD000000)16 13、
(1) 1 10000011 110 0000 0000 0000 0000 0000 S=1
E=(83)16=131 e=E-127=131-127=4 1.M=(1.11)2
所以，该浮点数为 -(1.11)2?24=-(11100)2=-28 (2) 0 01111110 101 0000 0000 0000 0000 0000 S=0
E=(7E)16=126 e=E-127=126-127=-1 1.M=(1.101)2
所以，该浮点数为 (1.101)2?2-1=(0.1101)2=0.8125 14、
IEEE754标准中，32位二进制数仍然有232种不同的组合，但是由于在IEEE754标准中，阶码为全1并且尾数为非0的情况不表示一个数。尾数23位，尾数非0有223-1种组合，再配合符号位，共有2?(223-1)种组合不表示一个数 所以，该格式最多能表示不同的数的个数为： 232-2?(223-1)
. 学习参考 .
.. . .
..
15、该运算器电路由3部分组成：ALU完成定点加减法运算和逻辑运算；专用阵列乘法器完成乘法运算；专用阵列除法器完成除法运算。具体逻辑电路略。 16、
该ALU能完成8种运算，故使用3个控制参数S0?S2。 运算器中含有：
(1) 一个4位的加法器：完成加法、减法、加1和传送4种操作，其中加1操作是把加数固定为1，利用4位的加法器实现；传送是把加数固定为0，利用4位加法器实现。
(2) 一个4位的求补器：完成求补操作。
(3) 求反、逻辑乘和逻辑加分别设计专门的逻辑电路实现。 具体电路略 17、
181ALU中的有些操作是冗余的或可由其他操作替代的，现要求简化为8种运算，故对181的运算种类进行简化，得到4种逻辑运算和4种算术运算，具体功能表如下：
控制参数 运算 S2 S1 S0 0 0 0 0 0 1 逻辑0 AB . 学习参考 .
.. . .
..
0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A+B A?B A加B A减B减1 A+A A 而181其他的逻辑运算和算术运算都可以由以上的运算间接得到，例如： 逻辑运算中：A通过对“A”求反得到；A?B通过对“A+B”求反得到；AB通过对“A?B”与“A”进行逻辑与实现；AB通过对“AB”取反得到；B通过“A?B”并让A固定为全1得到；AB通过对“A?B”与“A”进行逻辑与实现；A?B通过对前面得到的AB再取反得到；A?B通过对“A?B”取反得到；B通过“A?B”并让A固定为全0得到；逻辑1通过对“逻辑0”取反得到；A?B通过对前面得到的AB再取反得到
算术运算中：减1操作可通过“A减B减1”并令B固定为0来实现； 18、
余3码编码的十进制加法规则是：两个1位十进制数的余3码相加，如结果无进位，则从和数中减去3（即加上1101）；如结果有进位，则和数中加上3（加上0011），即得和数的余3码。
设参加运算的两个一位的十进制数分别为Ai和Bi，它们的余3码分别为Ai0?Ai3和Bi0?Bi3，其二进制加法的和的编码为Si0?Si3，进位为Ci+1，修正之后，和对应的余3码为Fi0?Fi3，进位为CYi+1，则根据余3码的运算规则，有：
. 学习参考 .
.. . .
..
当
Ci+1=0时，Fi3Fi2Fi1Fi0=Si3Si2Si1Si0+1101；当C i+1=1时，
Fi3Fi2Fi1Fi0=Si3Si2Si1Si0+ 0011，由此可画出逻辑电路图如下：
Fi3 CYi+1 FA Fi2 FA Fi1 FA Fi0 FA 0 1 Si3 Si2 Si1 Si0 CFA FA FA FA i+1 Ci Bi3 Ai3 Bi2 Ai2 Bi1 Ai1 Bi0 Ai0
. 学习参考 .
来自于低位输出的进位