第一章
一、填空题
1．冯·诺依曼结构的特点是 存储程序 。 2．主机由CPU和 主存储器 组成。
3．现在主要采用 总线 结构作为微/小型计算机硬件之间的连接方式。
4．计算机系统由 硬件 系统和 软件 系统构成。 5．计算机系统的层次结构中，位于硬件之外的所有层次统称为 虚拟机 。
二、选择题
1．冯·诺依曼计算机结构的核心思想是 D 。 A. 二进制运算 B. 有存储信息的功能 C. 运算速度快 D. 存储程序控制
2．电子计算机可分为数字计算机、模拟计算机和数模混合计算机，它是按照 C 。 A. 计算机的用途分类 B. 计算机的使用方式分类 C. 信息的形式和处理方式分类 D. 计算机的系统规模分类 3．完整的计算机系统应包括 D 。
A. 运算器、存储器、控制器 B. 外部设备和主机
C. 主机和实用程序 D. 配套的硬件设备和软件系统 4．中央处理器（CPU）是指 C 。 A. 运算器 B. 控制器 C. 运算器和控制器 D. 运算器和存储器 5．计算机的存储器系统是指 D 。 A. RAM B. ROM
C. 主存储器 D. cache、主存储器和辅助存储器 6．目前人们所说的个人计算机属于 D 。
A. 巨型机 B. 中型机 C. 小型机 D. 微型机 7．微型计算机的发展以 B 技术为标志。
A. 操作系统 B. 微处理器 C. 磁盘 D. 软件 8．系统总线中，划分数据线、地址线和控制线的根据是 C 。 A. 总线所处的位置 B. 总线的传输方向 C. 总线的传输内容 D. 总线的控制 方式 9．系统总线中地址线的作用是 C 。
A. 用于选择主存单元
1
B. 用于选择进行信息传输的设备
C. 用于指定主存单元和I/O设备接口电路的地址 D. 用于传送主存物理地址和逻辑地址 10．挂接在总线上的多个部件 B 。
A. 只能分时向总线发送数据，并只能分时从总线接收数据 B. 只能分时向总线发送数据，但可同时从总线接收数据 C. 可同时向总线发送数据，并同时从总线接收数据 D. 可同时向总线发送数据，但只能分时从总线接收数据 11．对计算机的软硬件资源进行管理，是 A、 的功能。 A. 操作系统 B. 数据库管理系统 C. 语言处理程序 D. 用户程序 12．以下软件中， B 是计算机系统软件。
A. 数据处理软件 B. 操作系统软件，语言编译软件 C. 办公自动化软件 D. Word软件 13．计算机硬件能够直接执行的只有 A 。 A. 机器语言 B. 汇编语言 C. 机器语言和汇编语言 D. 各种高级语言
14．用于科学计算的计算机中，标志系统性能的主要参数是 D 。
A. 主频 B. 主存容量 C. MIPS D. MFLOPS（每秒百万个浮点操作）
三、判断题
1．存储程序的基本含义是将编好的程序和原始数据事先存入主存中。对
2．利用大规模集成电路技术把计算机的运算部件（运算器）和控制部件（控制器）做在一块集成电路芯片上，这样的一块芯片叫做单片机（CPU）。错
3．计算机“运算速度”指标的含义是指每秒钟能执行多少条操作系统的命令。错 （计算机“运算速度”的指标的含义是每秒钟能执行多少条指令）
第二章
一、填空题
1．设X=－69，n=8（含符号位），则X的原码为 1100 0101 ，X的补码为 1011 1011 ，X的移码为 0011 1011 。
2．十进制数64.5所对应的二进制数表示为 1000 0000.1 ，8421码表示为
2
0110 0100.0101 。
3．已知X=－11，则X的二进制数表示是 （ -1011）B ，十六进制表示形式是 (-B)H ，8421码为 ，原码为 1000 1011 ，补码为 1111 0101 。
4．设机器字长为8位，X=78，Y=－97，则
[X]原＝ 0100 1110 B，[X]补＝ 0100 1110 B [Y]原＝ 1110 0001 B，[Y]补＝ 1001 1111 B 5．阶码8位（最左一位为符号位），用移码表示，尾数为24位（最左一位为符号位），用规格化补码表示，则它能表示的最大正数的阶码为 0111 1111 ，尾数为 0.111 1111 1111 1111 1111 1111 ；绝对值最小的负数的阶码为 1000 0000 ，尾数为 1.011 1111 1111 1111 1111 1111 。（以上回答用二进制书写） 6．[－0]反表示为 1111 1111 。
7．8位补码定点整数所能表示的绝对值最大的负数（即最负的数）的值为 -128 。
8．补码定点小数所能表示的绝对值最大负数的值为 -1 。
9．当浮点数的尾数为补码时，其为规格化数应满足的条件为 尾数的最高位与符号位不同 。
10．已知某个汉字的国际码为3547H，其机内码为 B5C7 H。(35+160,47+160)
二、选择题
1．零的原码可以用以下哪个代码表示 B 。
A. 11111111 B. 1000，0000 C. 01111111 D. 11000000 2．9位原码能表示的数据个数是 C 。
A. 10 B. 9 C. 511 D. 512
(原码有一个符号位，000..0 和100..0都表示0，一个+0一个-0,0 0000 0000~1 1111 1111
其中最高位为符号位)
3．用补码表示的字长为n 位二进制定点整数的范围是 A 。
A. -2n~2n－１ B. -2n-1~2n-1－１ Ｃ. -2n-1~2n-1 D. -（2n-1－１）~2n-1－１ 5．一个8位二进制整数，若采用补码表示，且由4个1和4个0组成，则最小值为 D 。 A. －120 B. －7 C. －112 D. －121 (计算-120：1 1111000 补码：1 0001000 -121：1 1111001 1 0000111 -7 ：1 0000111 1 1111001 -112：1 1110000 1 0010000）
3
6．已知[X]补=1，X1X2X3X4X5，若要X>－1/2，X1X2X3X4X5应满足 A 。
A. X1必须为1，X2X3X4X5至少有一个1 B.X1必须为1，X2X3X4X5任意 C.X1必须为0，X2X3X4X5至少有一个1 D.X1必须为0，X2X3X4X5任意
7．在定点机中，下列说法错误的是 A 。
A. 除补码外，原码和反码不能表示－1 B. ＋0的原码不等于－0的原码 C. ＋0的反码不等于－0的反码
D. 对于相同的机器字长，补码比原码和反码能多表示一个负数 8．设寄存器内容为11111111，若它等于＋127，则为 D 。
A. 原码 B. 补码 C. 反码 D. 移码
9．在规格化浮点数表示中，保持其它方面不变，将阶码部分的移码表示改为补码表示，将会使数的表示范围 C 。
A. 增大 B. 减少 C. 不变 D. 以上都不对 10．若9BH表示移码，其对应的十进制数是 A 。
A. 27 B. －27 C. －101 D. 101
11．在浮点数中，当数据的绝对值太小，以至于小于所能表示的数据时称为浮点数的 A 。
A. 下溢 B. 负下溢 C. 负溢 D. 正下溢 12．设浮点数阶码的基数是8，下列浮点数尾数中规格化数是 C 。
A. 11.111000 B. 00.000111 C. 11.101010 D. 11.111101 13．目前在小型和微型计算机里最普遍采用的字符编码是 C 。
A. BCD码 B. 十六进制代码 C. ASCII码 D. 海明码 14．已知大写英文字母A的ASCII码为41H，现字母F被存放在某个存储单元中，若采用偶校验（假设最高位作为校验位），则该存储单元中存放的十六进制数据是 B 。
A. 46H B. C6H C. 47H D. C7H 15．汉字“啊”的十进制区位码为“16－01”，它的十六进制机内码为 C 。
A. 1601H B. 9081H C. B0A1H D. B081H 16+160=176-->B0H，01+160=161-->A1H
16．某数在计算机中用8421码表示为0111 1000 1001，其真值为 A 。
A. 789 B. 789H C. 1929 D. 11110001001B 17．在计算机中，用BCD码表示0~99的数需要用 D 个二进制位。一个字节可存放 个BCD码。
A. 5,1 B. 6,3 C. 7,2 D. 8,2
4
18．采用十进制字符串数据表示时，－123的前分隔数字串、后嵌入数字串和压缩的十进制数串的字节长度分别是 B 。
A. 4,4,2 B. 4,3,2 C. 4,4,3 D. 4,3,3
19．假定下列字符码中有奇偶检验位，但没有数据错误。采用奇检验的字符码是 D 。
A. 11001010 B. 11010111 C. 11001100 D. 11001011
20．若信息码字为11100011，生成多项式G(x)=x5 + x4 + x +1，则计算出的CRC校验码为 B 。
A. 1110001101101 B. 1110001110110 C. 11100011001101 D. 111000110011010
三、判断题
B1．若[X]补>[Y]补，则X>Y。
B2．浮点数通常采用规格化数来表示，规格化即指其尾数的第1位应为1的浮点数。 A3．浮点数的取值范围由阶码的位数决定，而浮点数的精度由尾数的位数决定。 B4．8421码就是二进制数。
第三章
一、填空题
1．零地址运算指令的操作数来自 堆栈 。
2．根据操作数所在位置，指出其寻址方式：操作数在寄存器中，称为 寄存器 寻址方式；操作数地址在寄存器中，称为 寄存器间接 寻址方式；操作数在指令中，称为 立即 寻址方式；操作数地址在指令中，为 直接 寻址方式。操作数的地址，为某一个寄存器中的内容与位移之和，则可以是 基址加变址 、 寄存器相对 和 相对基址加变址 寻址方式。
3．设字长和指令长度均为24位，若指令系统可完成108种操作，且具有直接、间接（一次间址）、变址、基址、相对、立即等6种寻址方式，则在保证最大范围内直接寻址的前提下，
指令字中操作码占 7 位，寻址特征位占 3 位，可直接寻址的范围是 2^14 ，一次间址的范围是 2^24 。
二、选择题
1．执行一条一地址的加法指令共需要 B 次访问主存（含取指令）。
5
A. 1 B. 2 C. 3 D. 4
2．零地址的运算类指令在指令格式中不给出操作数地址，参加的两个操作数来自 C 。
A. 累加器和寄存器 B. 累加器和暂存器 C. 堆栈的栈顶和次栈顶单元 D. 暂存器和堆栈的栈顶单元 3．在关于一地址运算类指令的叙述中，正确的是 B 。 A. 仅有一个操作数，其地址由指令的地址码提供 B. 可能有一个操作数，也可能有两个操作数 C. 一定有两个操作数，另一个是隐含的 D. 指令的地址码字段存放的一定是操作码
试题分析：一地址运算类指令包括单操作指令（如加1、减1指令）和双操作数指令（如加、减指令）两类。对于单操作数指令只需要一个操作数，对于双操作数指令需要有两个操作数，其中一个操作数的地址是显地址，另一个操作数的地址隐含在累加寄存器中。
4．一个计算机系统采用32位单字长指令，地址码为12位，如果定义了250条二地址指令，那么单地址指令的条数有 D 。
A. 4K B. 8K C. 16K D. 24K
试题分析：二地址指令的操作码字段8位，现定义了250条二地址指令，采用扩展操作
码技术，留下6个扩展口，每个扩展窗口可以扩展212=4K 条一地址指令，故共可扩展6×4K=24K条一地址指令。
由”一个计算机系统采用32位单字长指令，地址码为12位“
可知：系统指令可能有三种组合（分别为二地址、一址址、零地址）
操作码（8位）+ 2*地址码码（12位） 或 操作码（8位+12位） + 地址码（12）或 操作码（32位）
又”如果定义了250条第二地址指令\ 可知:250<2^8=256 即，还有256-250＝6位可以用于扩展一地址，及由上一步可知,如果无零址时，共可能有6*2^12=24K条一地址指令。
5．某计算机存储器按字（16位）编址，每取出一条指令后PC值自动＋1，说明其指令长度是 B 。（1个字节=8位，1字＝2字节即16/8=2） A. 1字节 B. 2字节 C. 3字节 D. 4字节
6．一条指令有128位，按字节编址，读取这条指令后，PC的值自动加 D 。 （128/8=16编址是按照字节（8位）编制的，所以此指令占用几个字节，PC就增加几） A. 1 B. 2 C. 4 D. 16 7．在寄存器间接寻址方式中，操作数应在 D 中。
A. 寄存器 B. 堆栈栈顶 C. 累加器 D. 主存单元
8．直接、间接、立即3种寻址方式指令的执行速度，由快至慢的排序是 C 。 A. 直接、立即、间接 B. 直接、间接、立即 C. 立即、直接、间接 D. 立即、间接、直接
6
9．为了缩短指令中某个地址码的位数，而指令的执行时间又相对短，则有效的寻址方式是 B 。
A. 立即寻址 B. 寄存器寻址 C. 直接寻址 D. 寄存器间接寻址 10．指令操作所需的数据不会来自 D 。
A. 寄存器 B. 指令本身 C. 主存 D. 控制存储器
11．在变址寄存器寻址方式中，若变址寄存器的内容是4E3CH，指令中的形式地址是63H，则它对应的有效地址是 D 。（4E3C+63=4E9FH）
A. 63H B. 4D9FH C. 4E3CH D. 4E9FH
12．设变址寄存器为X，形式地址为D，某机具有先间址后变址的寻址方式，则这种寻址方式的有效地址为 B 。
A. EA = (X) +D B. EA = (X) +(D) C. EA = ((X) +D) D. EA = X +D
（设变址寄存器为X，形式地址为D，某机具有先变址再间址的寻址方式．则这种寻址方式的有效地址为_____。
A. EA= (x) + D B. EA = (x) + (D) C. EA＝((x) + D) 答案：C）
13．采用变址寻址可以扩大寻址范围，且 C 。 A. 变址寄存器的内容由用户确定，在程序执行过程中不能改变 B. 变址寄存器的内容由操作系统确定，在程序执行过程中不能改变 C. 变址寄存器的内容由用户确定，在程序执行过程中可以改变 D. 变址寄存器的内容由操作系统确定，在程序执行过程中可以改变 14．变址寻址和基址寻址的有效地址形成方式类似，但 D 。 A. 变址寄存器的内容在程序执行过程中是不能改变的 B. 基址寄存器的内容之程序执行过程中是可以改变的
C. 在程序执行过程中，变址寄存器的内容不能改变而基址寄存器的内容可变 D. 在程序执行过程中，基址寄存器的内容不能改变而变址寄存器的内容可变
*（变址寻址：变址寄存器可以是专用的变址寄存器，也可以是通用的寄存器。在程序的执行过程中，变址寄存器可变，形式地址不变，便于处理数组问题；基址寻址：基址寄存器可以用专用的基址寄存器，也可以采用通用的寄存器，基址寄存器的内容由操作系统和管理程序确定，操作过程中，形式地址可变，基址不变。） 15． A 方式用来支持浮动程序设计。 A. 相对寻址 B. 变址寻址 C. 寄存器间接寻址 D. 基址寻址
16．设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节是相对位移量（用补码表示）。每当CPU从存储器取出第一个字节时，即自动完成（PC）+1→PC。设当前PC
7
的内容为2003H，要求转移到200AH地址，则该转移指令第二字节的内容应为 A 。（2003H-200AH= -07H（-10000111补码11111001=F9））若PC的内容为2008H，要求转移到2001H，则该转移指令第二字节的内容应为 D 。 （2008H-2001H=07H）
A. 05H B. 06H C. 07H D. F7H E. F8H F. F9H 17．在存储器堆栈中，保持不变的是 C 。（栈指针随着数据的进出而增减，栈顶和栈中（有这个名词吗?)会随之变化。）
A. 栈顶 B. 栈指针 C. 栈底 D. 栈中的数据 18．程序控制类指令的功能是 C 。
A. 进行主存和CPU之间的数据传送 B. 进行CPU和外设之间的数据传送 C. 改变程序执行的顺序 D. 控制进、出栈操作
19．下列不属于程序控制指令的是 C 。
（主要包括三类，转移指令（包括无条件转移和有条件转移）、程序调用和返回指令，循环控制指令）
A. 无条件转移指令 B. 条件转移指令 C. 中断隐指令 D. 循环控制指令 20．将子程序返回地址放在 B 中时,子程序允许嵌套和递归。
A. 寄存器 B. 堆栈
C. 子程序的结束位置 D. 子程序的起始位置 21．I/O编址方式通常可分统一编址和独立编址， B 。
A. 统一编址是将I/O地址看做是存储器地址的一部分，可用专门的I/O指令对设备进行访问
B. 独立编址是指I/O地址和存储器地址是分开的，所以对I/O访问必须有专门的I/O指令
C. 统一编址是指I/O地址和存储器地址是分开的，所以可用访存指令实现CPU对设备的访问
D. 独立编址是将I/O地址看做是存储器地址的一部分，所以对I/O访问必须有专门的I/O指令
三、判断题
1. 数据寻址的最终目的是寻找操作数的有效地址。×数据寻址的最终目的是寻找操作数 2. 若操作数在寄存器中，可以采用直接寻址。×若操作数在寄存器中，采用寄存器寻址 3. 在一条机器指令中可能出现不止一种寻址方式。√
8
4. 寄存器堆栈的栈指针SP指向栈顶。×寄存器堆栈无需栈指针SP×
5. 对于自底向上生成的软堆栈，进栈时应先修改栈指针，再将数据压入堆栈。√ 6. 进栈操作是指：将内容写入堆栈指针SP。×
7. 不设置浮点运算指令的计算机，就不能用于科学计算。×仍可运算，只是速度不快 × 8. 转子指令是一条零地址指令。×一定是一条一地址指令 9. 返回指令通常是一条零地址指令。√
10. 转移类指令能改变指令执行顺序，因此，执行这类指令时，PC和SP的值都将发生变化。×
第四章
一、填空题
1. 影响并行加法器速度的关键因素 进位信号产生和传递时间 。 2. A、B均为8位二进制数，A＝F0H，B＝E0H，则：A＋B＝ D0H ，A-B＝ 10H 。
3. 已知某数的补码为11110101，算术左移1位后得 11101010 ，算术右移1位后得 11111010 。
4. 向左规格化的规则为：尾数 左移一位 ，阶码 -1 。 5. 运算器的基本功能是实现 算术 和 逻辑 运算。
二、选择题
1. 在串行进位的并行加法器中，影响加法器运算速度的关键因素是 C 。 A. 门电路的级延迟 B. 元器件速度
C. 进位传递延迟 D. 各位加法器速度的不同 2. 并行加法器中每一位的进位产生函数Gi为 A 。
A. Ai·Bi B. Ai⊕Bi C. Ai⊕Bi ⊕Ci-1 D.Ai＋Bi＋Ci-1 ３.补码加/减法是指 C 。
A. 操作数用补码表示，两尾数相加/减，符号位单独处理
B. 操作数用补码表示，符号位和尾数一起参加运算，结果的符号与加/减数相同 C. 操作数用补码表示，连同符号位直接相加，减某数用加某数的机器负数代替，结果的符号在运算中形成
D. 操作数用补码表示，由数符决定两尾数的操作，符号位单独处理 4. 两补码数相加，采用1位符号位，当 D 时，表示结果溢出。
A. 符号位有进位
9
B. 符号位进位和最高数位进位异或结果为0 C. 符号位为1
D. 符号位进位和最高数位进位异或结果为1
5. 在双符号位判断溢出的方案中，出现正溢出时，双符号位应当为 B 。
A. 00 B. 01 C. 10 D.11 6. 在定点机中执行算术运算时会产生溢出，其原因是 D 。
A. 主存容量不够 B. 操作数过大 C. 操作数地址过大 D. 运算结果无法表示 7. 当定点运算发生溢出时，应进行 C 。
A. 向左规格化 B. 向右规格化 C. 发出出错信息 D. 舍入处理
8. 8位补码10010011等值扩展为16位后，其机器数为 A 。
A. 1111111110010011 B. 0000000010010011 C. 1000000010010011 C. 1111111101101101
9. 将用8位二进制补码表示的十进制数－121，扩展成16位二进制补码，结果用十六进制表示为 B 。
A. 0087H B. FF87H C. 8079H D. FFF9H 10. 已知??X?补＝C6H，计算机的机器字长为8位二进制编码，则?X?补＝ A 。 ?2??A. 8CH B. 18H C. E3H D. F1H
已知[X/2]补=C6H，C6H化为二进制数得到11000110，求其真值，得到-0111010。再乘以2（即左移一位）得-1110100，求此数的补码可得10001100，即8CH。
11. 对于二进制数，若小数点左移1位则数值 C ，若小数点右移1位则数值 。
A. 扩大一倍，扩大一倍 B. 扩大一倍，缩小一半 C. 缩小一半，扩大一倍 D. 缩小一半，缩小一半
12. X、Y为定点二进制数，其格式为1位符号位，n位数值位。若采用Booth补码一位乘法实现乘法运算，则最多需要做加法运算的次数是 C 。
A. n－1 B. n C. n＋1 D. n＋２ 13. 原码加减交替除法又称为不恢复余数法，因此 C 。
A. 不存在恢复余数的操作
B. 当某一步运算不够减时，做恢复余数的操作 C. 仅当最后一步余数为负时，做恢复余数的操作 D. 当某一步余数为负时，做恢复余数的操作
14. 在加法器、寄存器的基础上增加部分控制电路实现乘除法时，用B寄存器存放
10
B 。
A. 被乘数和被除数 B. 被乘数和除数 C. 乘数和被除数 D. 乘数和除数
15. 若浮点数用补码表示，判断运算结果是否是规格化数的方法是 D 。
A. 阶符与数符相同 B. 阶符与数符相异
C. 数符与尾数最高有效数位相同 D. 数符与尾数最高有效数位相异
16. 两个浮点数相加，一个数的阶码值为7，另一个数的阶码值为9，则需要将阶码值较小的浮点数的小数点 C 。
A. 左移1位 B. 右移1位 C. 左移2位 D. 右移2位 17. 4片74181 ALU和1片74182 CLA相配合，具有 D 传递功能。 A. 串行进位 B. 组内并行进位，组间串行进位 C. 组内串行进位，组间并行进位 D. 组内、组间均为并行进位 18. 运算器虽由许多部件组成，但核心部件是 A 。 A. 算术逻辑运算单元 B. 多路开关 C. 数据总线 D. 累加寄存器 19. 下列叙述中，错误的是 B 。
A. 运算器中通常都有一个状态标志寄存器，为计算机提供判断条件，以实现程序转移 B. 补码乘法器中，被乘数和乘数的符号都不参加运算 C. 并行加法器中高位的进位依赖于低位
D. 在小数除法中，为了避免溢出，要求被除数的绝对值小于除数的绝对值 20. 计算机中的累加器 B 。
A. 没有加法器功能，也没有寄存器功能 B. 没有加法器功能，有寄存器功能 C. 有加法器功能，没有寄存器功能 D. 有加法器功能，也有寄存器功能
三、判断题
1. 进位信号串行传递的加法器称为串行加法器。错 2. 进位产生函数为：Pi＝Ai⊕Bi） 错 （进位传递） 3. 运算器中设置了加法器后，就没有必要再设置减法器。对 4. 浮点数对阶的原则是：大阶向小阶看齐。错
5. 运算器不仅可以完成数据信息的算逻运算，还可以作为数据信息的传送通路。对 6. 80387被称为协处理器，本身不能单独使用。对
第五章
11
一、填空题
1. 在多级存储体系中，cache的主要功能是 提高存储速度 ，虚拟存储器的主要功能是 扩大存储容量 。
2. SRAM靠 双稳态触发器 存储信息，DRAM靠 MOS电路中的栅极电容 存储信息。 DRAM （动态） 存储器需要定时刷新。
3. 动态半导体存储器的刷新一般有 集中刷新方式 、分散刷新方式 和 异步刷新方式 。
4. 一个512KB的存储器，其地址线和数据线的总和是 27（19+8） 。 5. 若RAM芯片内有1024个单元，用单译码方式，地址译码器有 1024（2^10） 条输出线；用双译码方式，地址译码器有 64(2*2^5) 条输出线。 6. 高速缓冲存储器中保存的信息是主存信息的 最急需执行的若干块的副本 。
二、选择题
1. 在磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置有关，按存储方式分 C 。
A. 二者都是顺序存取 B. 二者都是直接存取
C. 磁盘是直接存取，磁带是顺序存取 D. 磁带是直接存取，磁盘是顺序存取 2. 存储器进行一次完整的读写操作所需的全部时间称为 B 。
A. 存取时间 B. 存取周期 C. CPU周期 D. 机器周期 3. 若存储周期250ns，每次读出16位，则该存储器的数据传送率为 C 。 A. 4×10B/s B. 4MB/s C. 8×10B/s D. 8MB/s
（250ns=250*10^（-9）每个存储周期可读出16位（2个字节）则数据传送率为：2B/（250*10^（-9））s=8*10^6B/S）
4. 用户程序所放的主存空间属于 A 。
A. 随机存取存储器 B. 只读存储器 C. 顺序存取存储器 D. 直接存取存储器 5. 以下哪种类型的存储器速度最快 D 。
A. DRAM B. ROM C. EPROM D. SRAM 6. 下述说法中正确的是 C 。
A. 半导体RAM信息可读可写，且断电后仍能保持记忆
B. 动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的 C. 半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的
6
6
12
D. 半导体RAM是非易失性的RAM
(半导体RAM，无论静态RAM还是动态RAM都是易失性，断电后信息就会丢失) 7. 若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H的存储字节顺序按地址由小到大依次为 B 。
A. 12345678 B. 78563412 C. 87654321 D. 34127856 （此存放方式是小端次序方案，将最低的有效字节存储在最小地址位置）
8. 在对破坏性读出的存储器进行读写操作时，为维持原存信息不变，必须辅以的操作是 B 。
A. 刷新 B. 再生 C. 写保护 D. 主存校验 (对于破坏性读出的存储器，每当一次读出操作之后，必须紧接一个重写（再生）的操作，一遍恢复被破坏的信息，保持原信息不变)
9. 动态RAM的刷新是以 B 为单位进行的。
A. 存储单元 B. 行 C. 列 D. 存储位
（动态RAM芯片中 的全部记忆单元排列成矩阵，刷新是以行尾单位进行的，一行中 的记忆单元同时被刷新）
10. SRAM芯片，其容量为1024×8，除电源和接地端外，该芯片最少引出线数为 C 。 A. 16 B. 17 C. 20 D. 21 11. 存储器容量为32K×16，则 C 。
A. 地址线为16根，数据线为32根 B. 地址线为32根，数据线为16根 C. 地址线为15根，数据线为16根 D. 地址线为16根，数据线为15根 12. 某计算机字长为32位，存储器容量为4MB，若按字编址，其寻址范围是0到 A 。 A. 220－1 B. 221－1 C. 223－1 D. 224－1
（由于字长为32位，一个字=2个字节，按字编址即4MB=4M*8=1M*32，1M*32/32=1M） 13. 设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是 B 。
A. 224 B. 223 C. 222 D. 221
（16MB=2^24，由于字长为32位，现在按半字（16位）寻址，即16MB=16M*8=8M*16，8M*16/16=8M，8M=2^23,相当于有8M歌存储单元，每个单元存放16位） 14. 下述说法正确的是 B 。
A. EPROM是可改写的，因而也是随机存储器的一种 B. EPROM是可改写的，但它不能用作为随机存储器用 C. EPROM只能改写一次，故不能作为随机存储器用 D. EPROM是只能改写一次的只读存储器
（是可擦除可改写的，允许改写多次，但他并不是随机存储器，也不能当做随机存储器使用）
13
15. 通常计算机的主存储器可采用 A 。
A. RAM和ROM B. ROM C. RAM D. RAM或ROM 16. 存储器采用部分译码法片选时 C 。
A. 不需要地址译码器 B. 不能充分利用存储器空间 C. 会产生地址重叠 D. CPU的地址线全参与译码 17. 双端口存储器发生读写冲突的情况是 B 。
A. 左端口与右端口的地址码不同 B. 左端口与右端口的地址码相同 C. 左端口与右端口的数据码相同 D. 左端口与右端口的数据码不同
18. 如果一个存储单元被访问，则可能这个存储单元会很快地再次被访问，这称为 A 。
A. 时间局部性 B. 空间局部性 C. 程序局部性 D. 数据局部性 （从时间上看，一个单元刚被访问又被再次访问，这是因为程序中存放着循环） 19. 在主存和CPU之间增加高速缓冲存储器的目的是 A 。
A. 解决CPU和主存之间的速度匹配问题 B. 扩大主存容量
C. 扩大CPU通用寄存器的数目
D. 既扩大主存容量又扩大CPU中通用寄存器的数量
20. 在程序的执行过程中，cache与主存的地址映射是由 C 。
A. 操作系统来管理的 B. 程序员调度的 C. 由硬件自动完成的 D. 由软硬件共同完成的 21. 采用虚拟存储器的目的是 D 。
A. 提高主存的速度 B. 扩大辅存的存取空间 C. 扩大主存的寻址空间 D. 扩大存储器的寻址空间 22. 下列关于虚拟存储器的论述中，正确的是 A 。
A. 对应用程序员透明，对系统程序员不透明 B. 对应用程序员不透明，对系统程序员透明 C. 对应用程序员、系统程序员都不透明 D. 对应用程序员、系统程序员都透明
23. 在虚拟存储器中，辅存的编址方式是 A 。
A. 按信息块编址 B. 按字编址 C. 按字节编址 D. 按位编址
24. 虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是 D 。
A. 快表与慢表都存储在主存中，但快表比慢表容量小 B. 快表采用了优化的搜索算法，因此查找速度快
14
C. 快表比慢表的命中率高，因此快表可以得到更多的搜索结果
D. 快表采用快速存储器件组成，按照查找内容访问，因此比慢表查找速度快
三、判断题
错1．存取周期是指启动一次存储器操作到完成该操作所需的时间。
错2．CUP访问主存储器的时间是由存储体的容量决定的，存储容量越大，访问存储器所需时间就越长。
错3．随机存储器需要定时地进行刷新。
错4．因为动态存储器是破坏性读出，所以必须不断地刷新。 错5．断电后，RAM中的数据不会丢失。
错6．集中刷新方式在刷新时间内并不影响CPU的读写操作。 错7．动态RAM的异步刷新方式没有读写死区。 对8．断电后，EEPROM中的数据不会丢失。
错9．用1024×1芯片构成8KB存储器，CPU提供地址线A0～A15，其中A0为高位，则加到各芯片地址端的地址线是A0～A9。
错10．用1024×1芯片组成8KB存储器，地址线A15（高）～A0（低），应由A15～A13 3位地址经译码产生片选信号。
对11．一般情况下，ROM和RAM在存储体中是统一编址的。
对12．用户编程的地址称为虚地址，通常虚地址的范围要比实地址大得多。
第六章
一、填空题
1．控制器由于设计方法的不同分为 组合逻辑 型、 存储逻辑 型和 组合逻辑和存储逻辑的结合 型控制器。 2．控制器在生成各种控制信号时，必须按照一定的 时序 进行，以便对各种操作实施时间上的控制。
3．微程序控制的计算机中的控制存储器CM是用来存放 微程序 的。 4．在微指令的字段编码法中，操作控制字段的分段并非是任意的、必须遵循的分段原则中包括：①把 互斥 性的微命令分在同一段内；②一般每个小段要留出一个状态，表示 本字段不发出任何微命令 。
5．微指令分为 水平型 和 垂直型 微指令两类， 水平型 微指令可以同时执行若干个微操作，所以执行机器指令的速度比 垂直型 微指令快。
15
二、选择题
1．在CPU中跟踪指令后继地址的寄存器是 B 。 A. 主存地址寄存器 B. 程序计数器 C. 指令寄存器 D. 状态标志寄存器
分析：程序计数器是用于存放下一条指令所在单元的地址的地方，执行指令时，CPU将自动修改程序计数器的内容，因此，在CPU中用于跟踪指令地址的寄存器就是程序计数器。地址寄存器保存当前CPU所访问的内存单元的地址；当CPU要执行一条指令时，先把它从内存取到数据缓冲寄存器中，再送入指令寄存器 IR暂存，指令译码器根据IR的内容产生各种微操作命令，控制其他的组成部件工作，完成所需的功能。
2．指令寄存器的位数取决于 B 。
A. 存储器的容量 B. 指令字长 C. 机器字长 D. 存储字长
(指令寄存器IR是用来存放要执行的指令的,所以很明显跟指令的的长度有关.) 3．在计算机系统中，表征系统运行状态的部件是 D 。 A. 程序计数器 B. 累加寄存器 C. 中断寄存器 D. 程序状态字 4．通用寄存器是 D 。
A. 可存放指令的寄存器 B. 可存放程序状态字的寄存器
C. 本身具有计数逻辑与移位逻辑的寄存器 D. 可编程指定多种功能的寄存器
(存放指令的寄存器是指令存储器，存放程序状态字的寄存器是程序状态字寄存器，通用寄存器并不一定具有计数和移位功能) 5．指令译码器是对 B 进行译码。
A. 整条指令 B. 指令的操作码字段 C. 指令的地址 D. 指令的操作数字段 6．微操作信号发生器的作用是 D 。
A. 从主存中取出指令 B. 完成指令操作码的分析功能 C. 产生控制时序 D. 产生各种微操作控制信号 7．下列说法中 C 是正确的。
A. 指令周期等于机器周期 B. 指令周期小于机器周期 C. 指令周期大于机器周期 D. 指令周期是机器周期的两倍 8．三级时序系统提供的三级时序信号是 C 。
A. 指令周期、机器周期、节拍 B. 指令周期、机器周期、时钟周期 C. 机器周期、节拍、脉冲 D. 指令周期、微指令周期、时钟周期 9．采用同步控制的目的是 B 。
A．提高执行速度 B．简化控制时序
16
C．满足不同操作对时间安排的需要 D．满足不同设备对时间安排的需要 10．异步控制常用于 A 。
A．CPU访问外围设备时 B．微程序控制器中 C．CPU的内部控制中 D．主存的内部控制中 11．下列叙述正确的是 A 。
A．同一CPU周期中，可以并行执行的操作称为兼容性微操作 B．同一CPU周期中，不可以并行执行的操作称为兼容性微操作 C．同一CPU周期中，可以并行执行的操作称为互斥性微操作 D．同一CPU周期中，不可以并行执行的操作称为互斥性微操作 12．下列说法正确的是 D 。
A．采用微程序控制器是为了提高速度 B．控制存储器采用高速RAM电路组成 C．微指令计数器决定指令执行顺序
D．一条微指令放在控制存储器的一个单元中 13．下列说法中正确的是 C 。
A．微程序控制方式与硬布线控制方式相比较，前者可以使指令的执行速度更快 B．若采用微程序控制方式，则可用μPC取代PC
C．控制存储器可以用掩膜ROM、EPROM或闪速存储器实现 D．指令周期也称为CPU周期
14．下列叙述中正确的是 B 。
A．控制器产生的所有控制信号称为微指令 B．微程序控制器比硬布线控制器更加灵活 C．微处理器的程序称为微程序
D．采用微程序控制器的处理器称为微处理器
15．微程序控制器的速度比硬布线控制器慢，主要是因为 D 。
A．增加了从磁盘存储器读取微指令的时间 B．增加了从主存储器读取微指令的时间 C．增加了从指令寄存器读取微指令的时间 D．增加了从控制存储器读取微指令的时间 16．硬布线控制器与微程序控制器相比 B 。
A．硬布线控制器的时序系统比较简单 B．微程序控制器的时序系统比较简单 C．两者的时序系统复杂程度相同
D．可能是硬布线控制器的时序系统简单，也可能是微程序控制器的时序系统简单
17
17．微程序控制器中，控制部件向执行部件发出的某个控制信号称为 D 。
A．微程序 B．微指令 C．微操作 D．微命令 18．微程序控制器中，机器指令与微指令的关系是 B 。
A．每一条机器指令由一条微指令来执行
B．一条机器指令由一段用微指令编成的微程序来解释执行 C．一段机器指令组成的程序可由一个微程序来执行 D．每一条微指令由一条机器指令来解释执行
19．微程序控制器中，微程序的入口地址是由 C 形成的。
A．机器指令的地址码字段 B．微指令的微地址码字段 C．机器指令的操作码字段 D．微指令的微操作码字段 20．微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。通常采用的一种方法是断定方式。其基本思想是 C 。
A．用程序计数器PC来产生后继微指令地址 B．用微程序计数器μPC来产生后继微指令地址
C．通过微指令顺序控制字段由设计者指定或者由判断字段控制产生后继微指令地址 D．通过指令中指定一个专门字段来控制产生后继微指令地址 21．兼容性微命令指几个微命令是 A 。
A．可以同时出现的 B．可以相继出现的 C．可以相互替代的 D．可以相互容错的
三、判断题
1．在冯·诺依曼计算机中，指令流是由数据流驱动的。×数据流是由指令流驱动的 2．执行指令时，指令在主存中的地址存放在指令寄存器中。×存放在指令寄存器中的是指令而不是指令的地址
3．指令周期是指CPU从主存中读出一条指令的时间。×CPU从主存中读出指令、分析取数并执行完该指令的全部时间
4．指令周期又称为CPU周期。×指令周期是由若干个CPU周期组成的 5．取指周期的操作与指令的操作码无关。DUI 6．微指令是指控制存储器中的一个单元的内容。DUI 7．在微程序控制器中，微指令寄存器用来存放微程序。×
8．微指令的操作控制字段采用字段编码时，兼容的微命令应安排在同一段中。×
第七章
一、填空题
1．在磁介质存储器中，记录方式可分为几大类，每类中又衍生出若干派生方案。其中，调
频制(FM)记录方式目前主要用于单密度磁盘存储器， 改进的调频制（MFM）
记录方式主要用于双密度磁盘存储器，而在磁带存储器中一般采用PE
18
记录方式。
2．在磁介质存储器中，格式化容量是指 调相制（PE） 。
3．对于文本模式的打印机，主机送往打印机的应当是打印字符的 ASCII 码。
4．在字符打印机或显示器的字库中，存放着字符的 字模点阵码 。 5．字符显示器中的VRAM用来存放 显示字符的ASCII码 。
二、选择题
１．计算机的外围设备是指 C 。
A．输入输出设备 B．外存储器 C．输入输出设备和外存储器 D．电源 2．在输入输出设备中， B 是复合型的输入输出设备。
A．鼠标 B．磁盘
C．打印机 D．CD-ROM光盘 3．带有处理器的终端一般称为 B 。
A．交互式终端 B．智能终端 C．远程终端 D．联机终端 4．在调频制记录方式中，是利用 D 来写0或1。
A．电平高低的变化 B．电流幅值的变化 C．电流相位的变化 D．电流频率的变化
（在调频制记录方式中，信息的写入是依靠写入电流频率的变化来实现的，写1时的电流变化频率是写0时电流变化频率的2倍。）
5．下列各种记录方式中，不具自同步能力的是 A 。
A．不归零制NRZ B．改进型调频制MFM C．调相制PM D．调频制FM
「分析」：自同步能力是指从读出的数据中自动提取同步信号的能力，其能力大小可用最小磁化翻转间隔与最大磁化翻转间隔的比值来表示，比值越大，则自同步能力越强。在各种记录方式中，NRZ，NRZ记录方式没有自同步能力，PM，FM，MFM记录方式具有自同步能力。
6．磁盘存储器的平均等待时间通常是指 B 。
A．磁盘旋转一周所需的时间 B．磁盘旋转半周所需的时间 C．磁盘旋转1/3周所需的时间 D．磁盘旋转2/3周所需的时间 7．活动头磁盘存储器的寻道时间通常是指 C 。
A．最小寻道时间 B．最大寻道时间
C．最大寻道时间和最小寻道时间的平均值
19
D．最大寻道时间和最小寻道时间之和 8．若磁盘的转速提高一倍，则 A 。
A．平均等待时间减半 B．存储密度提高一倍 C．平均寻道时间减半 D．磁盘访问速度提高一倍
(磁盘的存取时间=寻道时间+等待时间, 寻道时间是指磁头移动到磁道所需的时间;等待时间为等待读写的扇区转到磁头下方所用的时间(这个是由磁盘的转速决定的)。因此如果磁盘的转速提高一倍，就意味着等待时间大大降低，从而使磁盘的平均存取时间减少；寻道速度和读写（数据传输）速度不是一个概念，寻道是指磁头从一个磁道摆到另一个磁道，相当于磁头做半径方向运动，而读写磁道是沿圆周运动。因此磁盘转速提高只是提高了读写（数据传输）速度。但磁头的摆动速度并没有提高，寻道速度不变。)
9．磁盘的盘面上由很多半径不同的同心圆组成，这些同心圆称为 B 。
A．扇区 B．磁道 C．柱面 D．磁表面 10．在下列存储器中，若按存取速度从快到慢的顺序排列，应当为 D 。
A．高速缓存、寄存器组、主存、磁带、软磁盘、活动头硬磁盘 B．寄存器组、高速缓存、主存、磁带、软磁盘、活动头硬磁盘 C．寄存器组、高速缓存、主存、软磁盘、活动头硬磁盘、磁带 D．寄存器组、高速缓存、主存、活动头硬磁盘、软磁盘、磁带 11．为提高存储器存取效率，在安排磁盘上信息分布时，通常是 C 。
A．存满一面，再存另一面
B．尽量将同一文件存放在一个扇区或相邻扇区的各磁道上 C．尽量将同一文件存放在不同面的同一磁道上 D．上诉方法均有效
12．某磁盘的转速为7200 r/min，传输速度为4MB/s,控制器开销为1ms。要保证读或写一个512B的扇区的平均时间为11. 3ms。那么，该磁盘的平均寻道时间不超过 D 。
A．3.9ms B．4.7ms C．5.5ms D．6.1ms
要点解析：磁盘读或写某个扇区所需平均时间应包括① 该磁盘的平均寻道时间、② 平均旋转时间、③ 读或写数据的传输时间和④控制器的开销时间等。
通常，选用磁道旋转一周所用时间的一半作为平均旋转（或等待）时间。由于磁盘的转速为7 200转/分，因此平均旋转时间
。
由于该磁盘的传输速度为4Mbps，因此，读或写一个512字节的数据所需的传输时间
。
控制器开销为1ms。要保证读或写一个512字节的扇区的平均时间为11.3ms，则该磁盘的平均寻道时间的最大值为 ，即不超过6.1 ms。
三、判断题
20
1．改进的调频制是目前软盘中采用的磁记录方式。对 2．通常，磁盘存储器每条磁道的存储容量是相同的。对
3．磁带和磁盘都是直接存储设备。错 （磁盘是直接存储设备，磁带是顺序存储设备） 4．激光打印机是高速的击打式打印机。错（激光打印机是高速的非击打式打印机） 5．利用光学方式读写信息的存储器称为光盘。对
第八章
一、填空题
1．I/O接口按数据传送的宽度可分为 串行接口 和 异行接口 两类。
2．CPU响应中断时需要保存当前现场，这里现场指的是 断点状态 和有关寄存器 的内容，它们被保存到 堆栈 中。 3．在中断服务程序中，保护和恢复现场之前需要 关 中断。
4．DMA只负责在 系统 总线上进行数据传送，在DMA写操作中，数据从 主存 传送到 外设 。 5．总线的 独立请求 裁决方式速度最高。
二、选择题
1.将外围设备与主存统一编址，一般是指 C 。
A．每台设备占一个地址码 B．每个外围接口占一个地址码 C．接口中的有关寄存器各占一个地址码 D．每台外设由一个主存单元管理 2．主机与设备传送数据时，采用 A ，主机与设备是串行工作的。
A．程序查询方式 B．中断方式 C．DMA方式 D．通道方式
3．当有中断源发出请求时，CPU可执行相应的中断服务程序。提出中断请求的可以是 C 。
A．通用寄存器 B．专用寄存器 C．外部事件 D．cache 4．CPU响应中断的时间是 A 。
A．一条指令结束 B．外设提出中断 C．取指周期结束 D．任一机器周期结束 5．隐指令是指 D 。
A．操作数隐含在操作码中的指令 B．在一个机器周期里完成全部操作的指令 C．隐含地址码的指令
21
D．指令系统中没有的指令
6．在中断周期，CPU主要完成以下工作： A 。
A．关中断，保护断点，发中断响应信号并形成中断服务程序入口地址 B．开中断，保护断点，发中断响应信号并形成中断服务程序入口地址 C．关中断，执行中断服务程序 D．开中断，执行中断服务程序 7．向量中断是 C 。
A．外设提出中断
B．由硬件形成中断服务程序入口地址
C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对
8．中断允许触发器用于 C 。
A．向CPU发中断请求 B．指示正有中断在进行 C．开发或关闭中断系统 D．指示中断处理结束 9．中断屏蔽码的作用是 B 。
A．暂停外设对主机的访问 B．暂停对某些中断的处理 C．暂停对一切中断的处理 D．暂停CPU对主存的访问 10．以下论述正确的是 D 。
A．CPU响应中断期间仍执行原程序
B．在中断过程中，若又有中断源提出中断请求，CPU立即响应 C．在中断响应中，保护断点、保护现场应由用户编程完成 D．在中断响应中，保护断点是由中断隐指令自动完成的 11．DMA方式是在 A 之间建立一条直接数据通路。
A．I/O设备和主存 B．两个I/O设备 C．I/O设备和CPU D．CPU和主存 12．在DMA传送方式中，由 A 发出DMA请求。
A．外部设备 B．DMA控制器 C．CPU D．主存 13．DMA方式中，周期“窃取”是窃取一个 A 。
A．存取周期 B．指令周期 C．CPU周期 D．时钟周期 14．在采用DMA方式高速传输数据时，数据传送是 B 。
A．在总线控制器发出的控制信号控制下完成的 B．在DMA控制器本身发出的控制信号控制下完成的 C．由CPU执行的程序完成的 D．由CPU响应硬中断处理完成的
15．DMA方式的接口电路中有程序中断部件，其作用是 C 。
22
A．实现数据传送 B．向CPU提出总线使用权 C．向CPU提出传输结束 D．发中断请求 16．DMA方式 B 。
A．既然能用于高速外围设备的信息传送，也就能代替中断方式 B．不能取代中断方式
C．也能向CPU请求中断处理数据传送 D．内无中断机制
17.通道程序是由 B 组成。
A．I/O指令 B．通道控制字（或称通道指令） C．通道状态字
D．通道地址字
18.对于低速输入输出设备，应当选用的通道是 B 。
A．数组多路通道 B．字节多路通道 C．选择通道 D．DMA专用通道 19．总线的从设备指的是 B 。
A．申请作为从设备的设备 B．被主设备访问的设备 C．掌握总线控制权的设备 D．总线源设备 20．“总线忙”信号的建立者是 A 。
A．获得总线控制权的设备 B．发出“总线请求”信号的设备 C．总线控制器 D．CPU 21．在集中式总线控制中， C 方式响应时间最快。
A．链式查询 B．计数器定时查询 C．独立请求 D．不能确定哪一种 22．在计数器定时查询方式下，正确的描述是 A 。
A．总线设备的优先级可变 B．越靠近控制器的设备，优先级越高 C．各设备的优先级相等 D．各设备获得总线使用权的机会均等 （在计数器定时查询方式下，根据计数器的初始值的不同，总线设备的优先级是可变的） 23．在计数器定时查询方式下，若每次计数从上一次计数的中止点开始，则 B 。
A．设备号小的优先级高 B．每个设备使用总线的机会相等 C．设备号大的优先级高 D．每个设备的优先级相等
三、判断题
A1.一个外设接口中至少包含两个或两个以上的端口。 A2.输入输出接口中的数据端口是一个缓冲寄存器。 B3.I/O接口电路也是一种输入输出设备。
23
A4.在I/O接口电路中，主机和接口一侧的数据传送总是并行的。
B5.在允许多重中断的计算机系统中，只要外部有新的中断请求，就要打断正在处理的中断服务程序。
A6.中断请求的响应时间，必须安排在每个指令周期的末尾。 B7. DMA请求的响应时间，必须安排在每个指令周期的末尾。 A8.通道是实现外设和主存之间直接交换数据的控制器。
B9.微型机中的系统总线包括数据总线、地址总线和控制总线，所以称它为三总线。
24