安阳师范学院
计算机与信息工程学院
计 算 机 组 成 原 理 题 库
二零一五年六月十五日
第一次练习题
单选题：
1、通常划分计算机发展时代是以（）为标准的。
A、所用的电子元器件 B、运算速度 C、计算机结构 D、所用语言 2、微型计算机的发展以（）技术为标志。 A、操作系统 B、微处理器 C、磁盘 D、软件
3、60 多年来，计算机在提高速度、增加功能、缩小体积、降低成本和扩大应用等方面 不断发展。下面是有关计算机近期发展趋势的看法： I、计算机的体积更小，甚至可以像纽扣一样大小
II、计算机的速度更快，每秒可以完成几十亿次基本运算
III、计算机的智能越来越高，它将不仅能听、能说，而且能取代人脑进行思考 IV、计算机的价格会越来越便宜 其中可能性不大的是（）
A、I 和II B、III C、I 和III D、IV
4、电子计算机的发展已经经历了四代，四代计算机的主要元器件分别是（） A、电子管、晶体管、中小规模集成电路、激光器件 B、晶体管、中小规模集成电路、激光器件、光介质
C、电子管、晶体管、中小规模集成电路、大规模集成电路 D、电子管、数码管、中小规律集成电路、激光器件
5、电子计算机技术在半个世纪中虽有很大的进步，但至今其运行仍遵循着一位科学家 提出的基本原理。他是（）
A、牛顿 B、爱因斯坦 C、爱迪生 D、冯〃诺依曼
6、下列选项中不是冯〃诺依曼机的最根本特征的是（） A、以运算器为中心 B、指令并行执行
C、存储器按地址访问 D、数据以二进制编码，并采用二进制运算 7、以下说法中，正确的是（）
A、控制器能理解、解释并执行所有的指令及存储结果
B、一台计算机包括输入、输出、控制、存储及算术逻辑运算五个单元 C、所有的数据运算都在CPU 的控制器中完成 D、都不对
8、在CPU 的组成中不包括（）
A、运算器 B、存储器 C、控制器 D、寄存器 9、存储字是指（）
A、存放在一个存储单元中的二进制代码组合 B、存放在一个存储单元中的二进制代码位数 C、存储单元的个数 D、机器指令的位数 10、存储字长是指（）
A、存放在一个存储单元中的二进制代码组合 B、存放在一个存储单元中的二进制代码位数 C、存储单元的个数 D、机器指令的位数 11、计算机中数据处理中心是（）
A、主机 B、运算器 C、控制器 D、I/O 系统
12、以下说法错误的是（）
A、计算机的机器字长是指数据存储与运算的基本单位 B、寄存器由触发器构成
C、计算机中一个字的长度都是32 位 D、磁盘可以永久性存放数据和程序 13、以下说法错误的是（） A、硬盘是外部设备
B、软件的功能与硬件的功能在逻辑上是等效的
C、硬件实现的功能一般比软件实现具有较高的执行速度 D、软件的功能不能由硬件取代 14、指令是（）
A、发给计算机的一个个操作命令 B、通常用于构成主存的集成电路 C、计算机中的一个部件 D、完成操作功能的硬件 15、指令流通常是（）
A、从主存流向控制器 B、从控制器流向主存 C、从控制器流向控制器 D、从主存流向主存 16、数据流通常是（）
A、从主存流向控制器 B、从控制器流向主存
C、从控制器流向运算器 D、在运算器和主存之间流动 17、（）是程序运行时的存储位臵，包括所需的数据 A、数据通路 B、主存 C、硬盘 D、操作系统 18、以下叙述中正确的是（）
A、寄存器的设臵对汇编语言程序是透明的
B、实际应用程序的测试结果能够全面代表计算机的性能 C、系列机的基本特性是指令系统向后兼容 D、软件和硬件在逻辑功能上是等价的 19、32 位微机是指该计算机所用CPU（）
A、具有32 位的寄存器 B、能同时处理32 位的二进制数 C、有32 个寄存器 D、能处理32 个字符
20、下列选项中，描述浮点数操作速度的指标是（） A、MIPS B、CPI C、IPCS D、MFLOPS
21、当前设计高性能计算机的重要技术途径是（） A、提高CPU 主频 B、扩大主存容量
C、采用非冯〃诺依曼结构 D、采用并行处理技术
22、若一台计算机的机器字长为4 字节，则表明该机器（） A、能处理的数值最大为4 位十进制数 B、能处理的数值最多为4 位二进制数
C、在CPU 中能够作为一个整体处理32 位的二进制代码 D、在CPU 中运算的结果最大为232
23、若十进制数为132.75，则相应的十六进制数为（） A、21.3 B、84.C C、24.6 D、84.6
24、十进制数125 对应的十六进制数是（）
A、7D B、82 C、7A D、7C
25、若十六进制数为A3.5，则相应的十进制数为（） A、172.5 B、179.3125 C、163.3125 D、188.5
26、若十六进制数为B5.4，则相应的十进制数为（） A、176.5 B、176.25 C、181.25 D、181.5
27、十六进制数6AD 对应的十进制数为（） A、1806 B、1709 C、1526 D、2045
28、若十进制数据为137.5，则其八进制数为（） A、89.8 B、211.4 C、211.5 D、1011111.101
29、若二进制数为1111.101，则相应的十进制数为（） A、15.625 B、15.5 C、14.625 D、14.5
30、下列不同进制的数中，最大的是（）
A、（0.101）2 B、（0.62）10 C、（0.52）8 D、（0.75）16 31、以下数中最小的为（）
A、（101001）2 B、（52）8 C、（101001）BCD D、（233）16
32、“春”字的机内码为B4BAH，由此可以推算出它在GB2312-80 国家标准中所在的 区号是（）
A、19 区 B、20 区 C、3 区 D、35 区
33、设有7 位信息码0110101，则低位增设偶校验位后的代码是（） A、01101010 B、00110101 C、01101011 D、10110101 34、关于奇偶校验功能的正确描述是（） A、均能检测奇数个错 B、均能检测偶数个错
C、奇校验检测奇数个错，偶校验检测偶数个错 D、能检测出奇数个错的个数
35、假定下列字符编码中含有奇偶校验位，但没有发生数据错误，那么采用奇校验的字 符编码是（）
A、1010011 B、01100110 C、00110001 D、00110101
36、用1 位奇偶校验能检测出1 位主存错误的百分比是（） A、0% B、25% C、50% D、100%
37、信息序列16 位，若构成能纠正一位错发现两位错的海明码，至少需（）位校验位 A、4 B、5 C、6 D、7
38、在CRC 校验中，接收端检查出某一位数据错误后，纠正的方法是（） A、请求重新发送 B、删除数据
C、通过余数的值由接收端自行纠正 D、以上均可以
39、采用CRC 校验码时，若生成多项式G(X) = X4+X+1，则对应的二进制编码为（） A、11000 B、10010 C、11111 D、10011
40、采用CRC 校验码时，若生成多项式G(X) = X4+X+1，其校验位的位数是（） A、3 B、4 C、7 D、15 综合题：
1、两台计算机A 和B 采用不同主频的CPU，而片内逻辑电路相同。
（1）若A 机的主频为8MHz，B 机为12MHz，则两机的CPU 时钟周期各是多少？
（2）如果A 机的平均指令执行速度为0.4MIPS，那么A 机的平均指令执行时间是多少？ （3）B 机的平均指令执行速度MIPS 是多少？
2、在数据位数m = 4，校验位数k = 3 时，给出码字1001 的海明码。
3、假设生成多项式为G(X) = X3+X+1，4 位的原始报文为1010，求CRC 编码。__
单选题：
1、A 2、B 3、B 4、C 5、D 6、B 7、B 8、B 9、A 10、B 11、B 12、C 13、D 14、A 15、A 16、D 17、B 18、D 19、B 20、D 21、D 22、C 23、B 24、A 25、C 26、C 27、B 28、B 29、A 30、C 31、C 32、B 33、A 34、A 35、C 36、D 37、C 38、D 39、D 40、B
综合题：
1、解：（1）A机时钟周期0.125μs，B机时钟周期0.083μs （2）A机平均指令执行时间是2.5μs （3）B机为0.6MIPS
2、解：若小组采用偶校验，海明编码为1001100 3、解：CRC编码后的报文为1010011
第二次练习题
单选题：
1、对真值0 表示形式唯一的机器数是（）
A、原码 B、补码和移码 C、反码 D、以上都不对 2、[x]补 = x0.x1x2…xn（n 为整数），它的模是（） A、2n-1 B、2n C、1 D、2
3、[x]补 = x0x1x2…xn（n 为整数），它的模是（） A、2n+1 B、2n C、2n+1 D、2n-1
4、若[x]补 = 0.1101010，则[x]原 = （）
A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010 5、若[x]补 = 1.1101010，则[x]原 = （）
A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010
6、假定一个十进制数为-66，按补码形式存放在一个8 位寄存器中，该寄存器的内容用 十六进制表示为（）
A、C2H B、BEH C、BDH D、42H
7、设寄存器位数为8 位，机器数采用补码表示（含1 位符号位）。对应于十进制数-27， 寄存器内容为（）
A、27H B、9BH C、E5H D、C6H
8、设寄存器位数为8 位，机器数采用补码表示（含1 位符号位），则十进制数-26 存放 在寄存器中的内容是（）
A、26H B、9BH C、E6H D、5AH
9、设机器数采用补码表示（含1 位符号位），若寄存器内容为9BH，则对应的十进制 数为（）
A、-27 B、-97 C、-101 D、155
10、若寄存器内容为1000 0000，若它等于0，则为（） A、原码 B、补码 C、反码 D、移码
11、若寄存器内容为1000 0000，若它等于-0，则为（） A、原码 B、补码 C、反码 D、移码
12、若寄存器内容为1111 1111，若它等于+127，则为（） A、原码 B、补码 C、反码 D、移码
13、若寄存器内容为1111 1111，若它等于-1，则为（） A、原码 B、补码 C、反码 D、移码
14、若寄存器内容为0000 0000，若它等于-128，则为（） A、原码 B、补码 C、反码 D、移码
15、若寄存器内容为1000 0000，若它等于-128，则为（） A、原码 B、补码 C、反码 D、移码
16、一个C 语言程序在一台32 位机器上运行，程序中定义了三个变量x，y 和z，其中
x 和z 为int 型，y 为short 型。当x = 127，y = -9 时，执行赋值语句z = x + y 后，x，y 和z 的值分别是（）
A、x = 0000007FH，y = FFF9H，z = 00000076H B、x = 0000007FH，y = FFF9H，z = FFFF0076H C、x = 0000007FH，y = FFF7H，z = FFFF0076H
D、x = 0000007FH，y = FFF7H，z = 00000076H 17、一个16 位无符号二进制数的表示范围是（）
A、0~65536 B、0~65535 C、-32768~32767 D、-32768~32768
18、若定点整数64 位，含1 位符号位，采用补码表示，则所能表示的绝对值最大负数 为（）
A、-264 B、-（264-1） C、-263 D、-（263-1） 19、n 位定点整数表示的最大值是（） A、2n B、2n-1 C、2n-1 D、2n-1-1
20、若定点整数64 位，含1 位符号位，采用补码表示，则所表示最大正数为（） A、264 B、264-1 C、263 D、263-1
21、定点小数反码[x]反 = x0.x1……xn 表示的数值范围是（） A、-1+2-n < x ≤ 1-2-n B、-1+2-n ≤ x < 1-2-n C、-1+2-n ≤ x ≤ 1-2-n D、-1+2-n < x < 1-2-n 22、一个n+1 位整数x 原码的数值范围是（） A、-2n +1 < x < 2n -1 B、-2n +1 ≤ x < 2n -1 C、-2n +1 < x ≤ 2n -1 D、-2n +1 ≤ x ≤ 2n -1
23、若[x]补 = 1x1x2x3x4x5x6，其中xi（1≤i≤6）取0 或1，若要x>-32，应当满足（） A、x1 为0，其他各位任意 B、x1 为1，x2……x6 中至少有一位为1 C、x1 为1，其他各位任意 D、x1 为0，x2……x6 中至少有一位为1 24、在下列有关补码和移码关系的叙述中，（）是不正确的 A、相同位数的补码和移码表示具有相同的数据表示范围 B、零的补码和移码表示相同
C、同一个数的补码和移码表示，其数值部分相同，符号相反 D、一般用移码表示浮点数的阶码，而补码表示定点整数
25、计算机内部的定点数大多用补码表示，以下是一些关于补码特点的叙述 I、零的表示是唯一的
II、符号位可以和数值部分一起参加运算 III、和其真值的对应关系简单、直观 IV、减法可以用加法来实现
在以上叙述中，（）是补码表示的特点
A、I 和II B、I 和III C、I 和II 和III D、I 和II 和IV 26、补码定点整数1001 0101 右移一位后的值为（） A、0100 1010 B、0100 1010 1 C、1000 1010 D、1100 1010 27、补码定点整数0101 0101 左移2 位后的值为（） A、0100 0111 B、0101 0100 C、0100 0110 D、0101 0101
28、设机器数字长8 位（含1 位符号位），若机器数BAH 为原码，则算术左移一位得 （），算术右移一位后得（）
A、F4H，EDH B、B4H，6DH C、F4H，9DH D、B5H，EDH
29、设机器数字长8 位（含1 位符号位），若机器数DAH 为补码，则算术左移一位得 （），算术右移一位后得（）
A、B4H，EDH B、F4H，6DH C、B5H，EDH D、B4H，6DH 30、计算机内的减法是用（）来实现的
A、将被减数加到减数上 B、从被减数中减去减数 C、补数的相加 D、从减数中减去被减数 31、补码的加减法是指（）
A、操作数用补码表示，两数相加减，符号位单独处理，减法用加法代替
B、操作数用补码表示，符号位和数值位一起参加运算，结果的符号与加减相同
C、操作数用补码表示，连同符号位直接相加减，减某数用加负某数的补码代替，结果 的符号在运算中形成
D、操作数用补码表示，由数符决定两数的操作，符号位单独处理
32、在补码的加减法中，用两位符号位判断溢出，两符号位为10 时，表示（） A、结果为正数，无溢出 B、结果正溢出 C、结果负溢出 D、结果为负数，无溢出
33、在补码的加减法中，用两位符号位判断溢出，两符号位为01 时，表示（） A、结果为正数，无溢出 B、结果正溢出 C、结果负溢出 D、结果为负数，无溢出
34、若采用双符号位，则发生正溢出的特征是：双符号位为（） A、00 B、01 C、10 D、11
35、定点加法运算中，（）时表示数据溢出
A、双符号位相同 B、双符号位不同 C、两正数相加 D、两负数相加 36、两补码相加，采用1 位符号位，则当（）时，表示结果溢出 A、最高位有进位
B、最高位进位和次高位进位异或结果为0 C、最高位为1
D、最高位进位和次高位进位异或结果为1 37、下列说法中正确的是（）
A、采用变形补码进行加减运算可以避免溢出
B、只有定点数运算才有可能溢出，浮点数运算不会产生溢出 C、定点数补码减法中两个正数相减不会产生溢出 D、只有将两个正数相加时才有可能产生溢出 38、如果x 为负数，由[x]补求[-x]补是（） A、[x]补各位保持不变
B、[x]补符号位变反，其他各位不变
C、[x]补除符号位外，各位变反，末位加1 D、[x]补连同符号位一起各位变反，末位加1 39、原码乘法是（）
A、先取操作数绝对值相乘，符号位单独处理 B、用原码表示操作数，然后直接相乘
C、被乘数用原码表示，乘数取绝对值，然后相乘 D、乘数用原码表示，被乘数取绝对值，然后相乘
40、在采用原码一位乘法计算x×y 时，当乘数最低位yi 为1 时，（） A、被乘数x 连同符号位与原部分积相加后，右移一位 B、被乘数绝对值|x|与原部分积相加后，右移一位
C、被乘数x 连同符号位右移一位后，再与原部分积相加
D、被乘数绝对值|x|右移一位后，再与原部分积相加 41、在原码一位乘法中（） A、符号位参加运算 B、符号位不参加运算
C、符号位参加运算，并根据运算结果改变结果中的符号位 D、符号位不参加运算，并根据运算结果确定结果中的符号位
42、假设有4 个整数用8 位补码分别表示，r1 = FEH，r2 = F2H，r3 = 90H，r4 = F8H， 若将运算结果放在一个8 位寄存器中，则下列运算会发生溢出的是（） A、r1×r2 B、r2×r3 C、r1×r4 D、r2×r4 综合题：
1、设机器字长为8 位（含1 位符号位），机器数采用原码表示，给出定点小数和定点整 数的真值表示范围。
2、设机器字长为8 位（含1 位符号位），机器数采用补码表示。给出定点小数和定点整 数的真值表示范围。
3、已知X = -26，机器字长为8 位（最高位为符号位），写出三种机器数（原码、补码、 反码）的左、右移两位后的表示形式及对应的真值。
4、设机器字长为8 位（含1 位符号位），A=15，B=24，求[A+B]补和[A-B]补并还原成真 值。
5、设机器字长为5 位（含1 位符号位），x = -0.1101，y = 0.1011，采用原码一位乘法求 x×y。
6、设机器字长为5 位（含1 位符号位），x = 0.1011，y = 0.1101，采用原码加减交替除 法求x/y。
7、假设有两个整数x 和y，x = -68，y = -80，采用补码形式（含1 位符号位）表示，x
和y 分别存放在寄存器A 和B 中。另外还有两个寄存器C 和D。A、B、C、D 都是8 位的 寄存器。请回答下列问题（要求最终用十六进制表示二进制序列）： （1）寄存器A 和B 中的内容分别是什么？
（2）x 和y 相加后的结果存放在寄存器C 中，寄存器C 中的内容是什么？此时，溢出 标志位OF 是什么？符号标志位SF 是什么？进位标志位CF 是什么？
（3）x 和y 相减后的结果存放在D 寄存器中，寄存器D 中的内容是什么？此时，溢出 标志位OF 是什么？符号标志位SF 是什么？进位标志位CF 是什么？ 8、假设在一个8 位字长的计算机中运行如下类C 程序段： unsigned int x = 134; unsigned int y = 246; int m = x; int n = y;
unsigned int z1 = x-y; unsigned int z2 = x+y; int k1 = m-n; int k2 = m+n;
若编译器编译时将8 个8 位寄存器R1~R8 分别分配给变量x、y、m、n、z1、z2、k1 和k2.请回答下列问题。（提示：带符号整数用补码表示）
（1）执行上述程序段后，寄存器R1、R5 和R6 的内容分别是什么？（用十六进制表示）
（2）执行上述程序段后，变量m 和k1 的值分别是什么？（用十进制表示）
（3）上述程序段涉及带符号整数加/减、无符号整数加/减运算，这四种运算能否利用 同一个加法器及辅助电路实现？简述理由。
（4）计算机内部如何判断带符号整数加/减运算的结果是否发生溢出？上述程序段中， 哪些带符号整数运算语句的执行结果会发生溢出？
第二次练习答案
单选题：
1、B 2、D 3、A 4、D 5、B 6、B 7、C 8、C 9、C 10、D 11、A 12、D 13、B 14、D 15、B 16、D 17、B 18、C 19、D 20、D 21、C 22、D 23、B 24、B 25、D 26、D 27、B 28、C 29、A 30、C 31、C 32、C 33、B 34、B 35、B 36、D 37、C 38、D 39、A 40、B 41、B 42、B
综合题：
1、解：定点小数表示时0111 1111最大，为1-2-7。1111 1111最小，为-（1-2-7）
定点整数表示时0111 1111最大，为27-1。1111 1111最小，为-（27-1）
2、解：定点小数表示时0111 1111最大，为1-2-7。1000 0000最小，为-1
定点整数表示时0111 1111最大，为27-1 = 127。1000 0000最小，为-27即-128
3、解：原码：1 0011010，左移1 1101000，真值-104 右移1 0000110，真值-6
补码：1 1100110，左移1 0011000，真值-104 右移1 1111001，真值-7 反码：1 1100101，左移1 0010111，真值-104 右移1 1111001，真值-6
4、解：[A]补=0 0001111，[B]补=0 0011000
[A+B]补=0 0001111+0 0011000=0 0100111 真值为39 [A-B]补=0 0001111+1 1101000=1 1110111 真值为-9
5、解：[x]原 = 1 1101 [y]原 = 0 1011，乘法过程如下： A部分积 00 0000 00 1101 00 1101 00 0110 00 1101 01 0011 00 1001 00 0000 00 1001 00 0100 00 1101 01 0001 00 1000 C乘数/部分积 1011 1101 1110 1111 1111 说明 最低位1，加被乘数 右移，最低位1，加被乘数 右移，最低位0，加0 右移，最低位1，加被乘数 右移，乘数位乘完，得到乘积 符号位异或得1，乘积为负，x×y为-0.10001111。
6、解：[x]原 = 0 1011 [y]原 = 0 1101，绝对值除的过程如下： A被除数 00 1011 11 0011 11 1110 11 1100 00 1101 C商 0 说明 被除数减除数，加[-|y|]补 余数为负，上商0 左移之后加除数 00 1001 01 0010 11 0011 00 0101 00 1010 11 0011 11 1101 11 1010 00 1101 00 0111 0 1 0 1 1 0110 01101 余数为正，上商1 左移之后减除数 余数为正，上商1 左移之后减除数 余数为负，上商0 左移之后加除数 余数为正，上商1 符号位异或为0，商为正，x/y = 0.1101，余数为0.0111×2-4
7、解：
（1）A中为：BCH B中为：B0H
（2）C中为：6CH，此时OF为1，SF为0，CF为1
（3）D中为：0CH，此时OF为0，SF为0，CF为0（够减，没有借位） 8、解：
（1）R1内容为134二进制表示，为86H；R2内容为246二进制表示，为F6H
R5为x – y 为90H； R6为x + y为7CH。
（2）执行程序段后，m为86H，十进制值为-122；k1为m – n为-112
（3）能用同一个加法器及辅助电路实现。n位加法器实现的是模2n运算，对于无符号数和有符号数加减按同样的方法、同样的电路处理，它们的区别在于对最高位的理解不同，造成结果是否溢出的判断方法不同。
（4）三种方法可判断溢出：结果双符号位是否不同、最高数值进位和符号进位是否不同、结果符号是否和运算数据符号不同。int k2 = m + n发生溢出。
第三次练习题
单选题：
1、采用规格化的浮点数是为了（）
A、增加数据的表示范围 B、方便浮点运算
C、防止运算时数据溢出 D、增加数据的表示精度
2、在浮点数中，当数的绝对值太大，以至于超过机器所能表示的数据时，称为浮点数 的（）
A、正上溢 B、上溢 C、正溢 D、正下溢
3、以下（）表示法主要用来表示浮点数中的阶码 A、原码 B、补码 C、反码 D、移码 4、浮点加减运算中的对阶指（）
A、将较小的一个阶码调整到与较大的一个阶码相同 B、将较大的一个阶码调整到与较小的一个阶码相同 C、将被加数的阶码调整到与加数的阶码相同 D、将加数的阶码调整到与被加数的阶码相同
5、如果浮点数的尾数用补码表示，则下列（）中的尾数是规格化形式 A、1.11000 B、0.01110 C、0.01010 D、1.00010
6、假定采用IEEE 754 单精度浮点数格式表示一个数为45100000H，则该数为（） A、（+1.125）10×210 B、（+1.125）10×211 C、（+0.125）10×211 D、（+0.125）10×210
7、设某浮点数共12 位，其中阶码含1 位符号共4 位，以2 为底，补码表示；尾数含1 位符号共8 位，补码表示，规格化，则能表示的最大正数是（） A、27 B、28 C、28-1 D、27-1
8、浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。
设浮点数的阶码和尾数均采用补码表示，且数位分别为5 位和7 位（均含2 位符号位）。若 有两个数x = 27×29/32，y = 25×5/8，则用浮点加法计算x + y 的最终结果是（） A、00111 1100010 B、00111 0100010 C、01000 0010001 D、发生溢出
9、假设i、f、d 数据类型分别是int、float 和double（int 用补码表示，float 和double
分别用IEEE 754 的单精度和双精度浮点格式表示），已知i = 785，f = 1.5678e3，d = 1.5e100， 若在32 位计算机中执行下列关系表达式，则结果为真的是（） I、i = = (int)(float)i II、f = = (float)(int)f III、f = = (float)(double)f IV、(d + f) – d = = f
A、仅I 和II B、仅I 和III C、仅II 和III D、仅III 和IV
10、float 型数据通常用IEEE 754 单精度浮点数格式表示，若编译器将float 型变量x 分 配在一个32 位浮点寄存器FR1 中，且x = -8.25，则FR1 的内容是（） A、C104 0000H B、C242 0000H C、C184 0000H D、C1C2 0000H 11、运算器虽由许多部件组成，但核心部件是（） A、算术逻辑运算单元ALU B、多路开关 C、数据总线 D、累加寄存器ACC
12、使用74LS181 这种器件来构成一个16 位的ALU，需要使用（）片。
A、2 B、4 C、8 D、16
13、用4 片74181 和1 片74182 相配合，具有（）传递功能 A、串行进位 B、组内并行进位，组间串行进位
C、组内串行进位，组间并行进位 D、组内、组间均为并行进位 14、和外存储器相比，内存储器的特点是（）
A、容量大、速度快、成本低 B、容量大、速度慢、成本高 C、容量小、速度快、成本高 D、容量小、速度快、成本低
15、存储体按照一定的顺序划分成许多存储单元，存储单元有一个编号，称为存储单元 的地址，访问存储器必须按照地址进行，存储单元中存放的是（） A、存储器单元的地址编号 B、指定单元存放的数据
C、将要写入存储单元的内容 D、访问存储器的控制命令 16、磁盘属于（）类型的存储器 A、随机存取存储器 B、只读存储器
C、顺序存取存储器 D、直接存取存储器
17、某计算机系统，其操作系统保存在硬盘上，其内存储器应该采用（） A、RAM B、ROM C、RAM 和ROM D、都不对 18、计算机的存储系统是指（）
A、RAM B、ROM C、主存储器 D、Cache、主存储器和外存储器
19、、一般存储系统由三级组成，下列关于各级存储器的作用及速度、容量的叙述中正 确的是（）
A、主存存放正在CPU 中运行的程序，速度较快，容量很大
B、Cache 存放当前所有频繁访问的数据，特点是速度最快、容量较小
C、外存存放需联机保存但暂时不执行的程序和数据，容量很大且速度很慢 D、外存存放需联机保存但暂时不执行的程序和数据，容量很大且速度很快 20、以下器件中存取速度最快的是（） A、Cache B、主存 C、寄存器 D、磁盘
21、在下列几种存储器中，CPU 可直接访问的是（） A、主存储器 B、磁盘 C、磁带 D、光盘 22、下列叙述中，（）是正确的
A、主存可由RAM 和ROM 组成 B、主存只能由RAM 组成 C、主存只能由ROM 组成 D、都不对
23、在存储器层次结构中，存储器从速度最快到最慢的排列顺序是（） A、寄存器-主存-Cache-辅存 B、寄存器-主存-辅存-Cache C、寄存器-Cache-辅存-主存 D、寄存器-Cache-主存-辅存
24、在存储器层次结构中，存储器从容量最大到最小的排列顺序是（） A、寄存器-主存-Cache-辅存 B、寄存器-主存-辅存-Cache C、辅存-主存-Cache-寄存器 D、寄存器-Cache-主存-辅存 25、以下（）表示从主存M 中读出数据 A、M(MAR) →MDR B、(MDR) →M(MAR) C、M(MDR) →MAR D、(MAR) →M(MDR) 26、以下（）表示向主存M 中写入数据 A、M(MAR) →MDR B、(MDR) →M(MAR)
C、M(MDR) →MAR D、(MAR) →M(MDR) 27、用户程序所存放的主存空间属于（） A、随机存取存储器 B、只读存储器
C、顺序存取存储器 D、直接存取存储器 28、下列说法中正确的是（）
A、半导体RAM 信息可读可写，且断电后仍能保持记忆
B、DRAM 是易失性RAM，而SRAM 中的存储信息是不易失的
C、半导体RAM 是易失性RAM，但只要电源不断电，所存信息是不丢失的 D、半导体RAM 是非易失性的RAM
29、下面有关系统主存的叙述中，错误的是（） A、RAM 是可读可写存储器，ROM 是只读存储器
B、ROM 和RAM 的访问方式相同，都采用随机访问方式进行 C、系统的主存由RAM 和ROM 组成
D、系统的主存都是用DRAM 芯片实现的 30、静态半导体存储器SRAM 指（）
A、在工作过程中，存储内容保持不变 B、在断电后信息仍保持不变 C、不需动态刷新 D、芯片内部有自动刷新逻辑 31、半导体静态存储器SRAM 的存储原理是（） A、依靠双稳态电路 B、依靠定时刷新 C、依靠读后再生 D、信息不再变化 32、动态RAM 的特点是（） A、工作中存储内容动态地变化 B、工作中需要动态地改变访存地址 C、每隔一定时间刷新一遍
D、每次读出后需根据原存内容全部刷新一遍 33、和静态RAM 相比，动态RAM 具有（）优点 A、容量能随应用任务需要动态变化 B、成本低、功耗低
C、掉电后内容不会丢失 D、内容不需要再生
34、DRAM 的刷新是以（）为单位进行的 A、存储单元 B、行 C、列 D、存储元
35、某SRAM 芯片，其存储容量为64K×16 位，该芯片的地址线和数据线数目为（） A、64、16 B、16、64 C、64、8 D、16、16 36、某存储器容量为32K×16 位，则（）
A、地址线为16 根，数据线为32 根 B、地址线为32 根，数据线为32 根 C、地址线为15 根，数据线为16 根 D、地址线为15 根，数据线为32 根 37、在存储器芯片中，地址译码采用双译码方式是为了（） A、扩大寻址范围 B、减少存储单元数目
C、增加存储单元数目 D、减少存储单元选通线数目
38、在1K×1 位的存储芯片中，采用双译码方式，译码器的输出信号有（）条 A、1024 B、64 C、32 D、10
综合题：
1、写出下列十进制数据的IEEE 754 编码。（1）0.15625 （2）-5
2、假设浮点数的阶码为5 位，尾数为10 位，均含有2 位符号位，求x + y。 x = 2010×0.11011011 y = 2100×(-0.10101100)
3、设浮点数阶码和尾数均用补码表示，基为2，阶码4 位，尾数10 位，各包含1 位符 号位：（1）将27/64 转换为浮点数。（2）将-27/64 转换为浮点数。
4、已知两个实数x = -68，y = -8.25，它们在C 语言中定义为float 型变量，分别存放在 寄存器A 和B 中，另外还有两个寄存器C 和D。A、B、C、D 都是32 位的寄存器。请回 答下列问题（用十六进制表示二进制序列）。 （1）寄存器A 和B 中的内容分别是什么？
（2）x 和y 相加后的结果放在C 寄存器中，寄存器C 中的内容是什么？ （3）x 和y 相减后的结果放在D 寄存器中，寄存器D 中的内容是什么？
5、某16K×1 位的DRAM 存储芯片的读写周期T = 0.1μs，如果芯片的最大刷新间隔不
允许超过2ms，否则有可能丢失信息。问：（1）刷新周期是多少？将DRAM 存储芯片刷新 一遍需要多少个刷新周期？（2）若采用分布刷新方式，则刷新信号周期是多少？（3）若采 用集中刷新方式，则将DRAM 芯片刷新一遍需要多少时间？不能提供读写服务的百分比（死 时间率）是多少？__
单选题：
1、D 2、B 3、D 4、A 5、D 6、B 7、D 8、D 9、B 10、A 11、A 12、B 13、D 14、C 15、B 16、D 17、C 18、D 19、C 20、C 21、A 22、A 23、D 24、C 25、A 26、B 27、A 28、C 29、D 30、C 31、A 32、C 33、B 34、B 35、D 36、C 37、D 38、B
综合题：
1、解：（1）0 0111 1100 0100 0000 0000 0000 0000 000 （2）1 1000 0001 0100 0000 0000 0000 0000 000
2、解：x + y = 2011×（-0.11101010）
3、解：（1）阶码：1 111 尾数：0 11011 0000 （2）阶码：1 111 尾数：1 00101 0000
4、解：（1）A中为：C288 0000H B中为：C104 0000H （2）C中为C298 8000H （3）D中为C26F 0000H
（2、3问解答方法：一、直接用十进制运算出结果，转换为浮点表示。二、按浮点数运算步骤运算，得到结果，需注意：求阶差直接减阶码，移位调整移回隐含位1，运算可按原码方法运算，但有隐含位，结果的规格化把隐藏位仍隐藏起来。）
5、解：（1）0.1μs，128个刷新周期 （2）15.625μs
（3）12．8μs，0.64%
第四次练习题
单选题：
1、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输 率最高的是（）
A、DRAM B、SRAM C、FLASH D、EEPROM
2、既具有SRAM 读写的灵活性和较快的访问速度，又在断电后可不丢失信息的ROM 是（）
A、EEPROM B、FLASH C、EPROM D、PROM 3、下列存储器中可电改写的只读存储器是（） A、EEPROM B、EPROM C、ROM D、RAM 4、下列几种存储器中，（）是易失性存储器
A、Cache B、EPROM C、Flash Memory D、CDROM 5、下列各类存储器中，不采用随机方式的是（） A、EPROM B、CDROM C、DRAM D、SRAM 6、某内存若为16MB，则表示其容量为（）KB A、16 B、16384 C、1024 D、16000
7、若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H 的存储字节顺序按地址从小到大依次是（）
A、12345678 B、78563412 C、87654321 D、34127856
8、某计算机字长为32 位，存储器容量为16MB，CPU 按半字寻址时可寻址的单元数为 （）
A、224 B、223 C、222 D、221
9、某计算机字长为16 位，存储器容量为64KB，CPU 按字寻址，其可寻址的单元数是 （）
A、64K B、32KB C、32K D、64KB
10、4 片16K×8 位的存储芯片，可设计为（）容量的存储器 A、32K×16 位 B、16K×16 位 C、32K×8 位 D、8K×16 位
11、16 片2K×4 位的存储器可以设计为（）存储容量的16 位存储器 A、16K B、32K C、8K D、2K
12、设CPU 地址总线有24 根，数据总线有32 根，用512K×8 位的RAM 芯片构成该 机的主存储器，则该机主存最多需要（）片这样的存储芯片。 A、256 B、512 C、64 D、128
13、某计算机主存容量为64KB，其中ROM 区为4KB，其余为RAM 区，按字节编址。 现用2K×8 位的ROM 芯片和4K×4 位的RAM 芯片来设计该存储器，则需要上述规则的 ROM 芯片数和RAM 芯片数分别是（） A、1、15 B、2、15 C、1、30 D、2、30
14、某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8 位的RAM 芯片组成32MB 的主存储器，则存储器地址寄存器MAR 的位数至少是（） A、22 位 B、23 位 C、25 位 D、26 位
15、用存储容量为16K×1 位的存储器芯片来组成一个64K×8 位的存储器，则在字方 向和位方向上分别扩展了（）倍
A、4 和2 B、8 和4 C、2 和4 D、4 和8
16、双口RAM 在（）情况下会发生读写冲突
A、左端口和右端口的地址码不同 B、左端口和右端口的地址码相同 C、左端口和右端口的数据码不同 D、左端口和右端口的数据码相同
17、多模块交叉存储器实际上是一种模块式存储器，它能（）独立的读写操作 A、并行执行多个 B、串行执行多个 C、并行执行一个 D、串行执行一个 18、高速缓冲存储器Cache 一般采用（） A、随机存取方式 B、顺序存取方式 C、半顺序存取方式 D、只读不写方式
19、在Cache 中，常用的替换策略有：随机法RAND、先进先出法FIFO 和近期最少使 用法LRU，其中与局部性原理密切相关的是（） A、随机法RAND B、近期最少使用法LRU C、先进先出法FIFO D、都不是
20、如果一个高速缓存系统中，主存的容量为12MB，Cache 的容量为400KB，则该存 储系统的总容量为（）
A、12MB+400KB B、12MB C、400KB D、12MB-400KB
21、假设某计算机的存储系统由Cache 和主存组成，某程序执行过程中访存1000 次， 其中访问Cache 缺失50 次，则Cache 的命中率是（） A、5% B、9.5% C、50% D、95%
22、某计算机的Cache 共有16 块，采用2 路组相联映射方式（即每组2 块）。每个主存
块大小为32 字节，按字节编址。主存129 号单元所在的主存块应装入到的Cache 组号是（） A、0 B、1 C、4 D、6
23、常用的虚拟存储器寻址系统由（）两级存储器组成
A、主存-辅存 B、Cache-主存 C、Cache-辅存 D、主存-主存 24、以下有关虚存的叙述中，正确的是（） A、对应用程序员透明，对系统程序员不透明 B、对应用程序员不透明，对系统程序员透明 C、对应用程序员、系统程序员都不透明 D、对应用程序员、系统程序员都透明
25、下列命令组合情况，一次访存过程中，不可能发生的是（） A、TLB 未命中、Cache 未命中、Page 未命中 B、TLB 未命中、Cache 命中、Page 命中 C、TLB 命中、Cache 未命中、Page 命中 D、TLB 命中、Cache 命中、Page 未命中
26、下列因素中，与Cache 的命中率无关的是（） A、Cache 块的大小 B、Cache 的容量 C、主存的存取时间 D、以上都无关 27、下列说法中，正确的是（）
A、Cache 与主存统一编址，Cache 的地址空间是主存地址空间的一部分 B、主存储器只由易失性的随机读写存储器构成 C、单体多字存储器主要解决访存速度的问题 D、以上都不正确
28、在虚存中页表分为快表和慢表，以下关于页表的叙述中正确的是（） A、快表和慢表都存储在主存中，但快表比慢表容量小 B、快表采用了优化搜索算法，因此查找速度快
C、快表比慢表的命中率高，因此快表可以得到更多的搜索结果
D、快表采用快速存储器器件组成，按照查找内容访问，因此比慢表查找速度快 综合题：
1、设CPU 的地址总线16 根，双向数据总线8 根，控制总线中与主存有关的信号有 MREQ#和WE#。主存地址空间分配如下（均按字节编址）： 0000H ~ 3FFFH 为系统程序区，由只读存储芯片组成； 4000H ~ 4FFFH 为系统程序工作区，由SRAM 组成； 6000H ~ 9FFFH 为用户程序区，也由SRAM 组成。
现有如下存储芯片若干：EPROM，8K×8 位（控制端仅有CS#），SRAM，16K×1 位， 2K×8 位，4K×8 位，8K×8 位。
请从上述芯片中选择适当芯片设计该计算机主存，可另外选用门电路和3-8 译码器。 2、下表所示的各存储器方案中，哪些是合理的？哪些不合理？对那些不合理的可以怎 样修改？
存储器 MAR 位数存储器的单元数每存储单元位数 （1） 10 1024 8 （2） 10 1024 12 （3） 8 1024 8 （4） 12 1024 16 （5） 8 8 1024 （6） 1024 10 8
3、某机器字长为8 位，试用以下所给芯片设计一个容量为10KB 的存储器，其中RAM 为高8KB，ROM 为低2KB，最低地址为0。选用的RAM 芯片类型为4K×8 位，ROM 芯 片类型为2K×4 位。回答以下问题：
（1）RAM 和ROM 的地址范围分别是多少？ （2）每种芯片各需要多少片？
（3）存储器的地址线、数据线各为多少根？
（4）画出存储器的结构图及与CPU 连接的示意图。
4、CPU 执行一段程序时，Cache 完成存取的次数为5000 次，主存完成存取的次数为 200 次。已知Cache 存取周期tc 为40ns，主存的存取周期tm 为160ns，分别求（1）Cache 的命中率h。（2）平均访问时间ta。（3）Cache-主存系统的访问效率e。
5、假设机器周期为10ns，Cache 访问时间为1 个周期，主存访问时间是20 个周期，回
答以下问题：（1）设命中率为95%，求平均访问时间。（2）如果Cache 容量增加一倍而使 命中率提高到97%，然而因此使机器周期延长到12ns，这样的改动方案是否值得采取？ 6、某计算机的主存地址空间大小为256MB，按字节编址。指令Cache 和数据Cache 分
离，均有8 个Cache 行，每个Cache 行大小为64B，数据Cache 采用直接映射方式。现有两 个功能相同的程序A 和B，其伪代码如下： 程序A：
int a[256][256]; ……
int sum_array1() {
int i, j, sum = 0;
for(i = 0; i < 256; i++) for( j = 0; j < 256; j++) sum += a[i][j]; return sum; }
程序B：
int a[256][256]; ……
int sum_array2() {
int i, j, sum = 0;
for(j = 0; j < 256; j++) for( i = 0; i < 256; i++) sum += a[i][j]; return sum; }
假定int 类型数据用32 位补码表示，程序编译时i，j，sum 均分配在寄存器中，数组a
按行优先方式存放，其地址为320（十进制数）。请回答下列问题，要求说明理由或给出计 算过程。（1）若不考虑用于Cache 一致性维护和替换算法的控制位，则数据Cache 的总容量 为多少？（2）数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache 行号分别是多少 （Cache 行号从0 开始）？（3）程序A 和B 的数据访问命中率各是多少？哪个程序的执行 时间更短？__
第四次练习答案
单选题：
1、B 2、B 3、A 4、A 5、B 6、B 7、B 8、B 9、C 10、A 11、C 12、D 13、D 14、D 15、D 16、B 17、A 18、A 19、B 20、B 21、D 22、C 23、A 24、A 25、D 26、C 27、C 28、D
综合题：
1、解：系统程序区需2片8K×8位的EPROM芯片，系统程序工作区需1片4K×8位的SRAM芯片，用户程序区需2片8K×8位的SRAM芯片。
使用A15A14A13完成3-8译码，用000,001输出接2片EPROM芯片，010配合A12为0接1片4K×8位SRAM，011,100输出接2片8K×8位的SRAM芯片。图略
2、解：（1）合理
（2）不合理，因为存储单元的位数应为字节的整数倍，所以可将存储单元位数改为16 （3）不合理，因为MAR位数8位，存储器的单元数最多为256个 （4）不合理，因为MAR位数12位，存储器的单元数应为4K即4096
（5）不合理，因为MAR位数8位，存储器的单元数应为256个，另外存储单元位数1024太大，改为8、16、32均可
（6）不合理，因为MAR位数1024太长，可将其与存储单元数值10互换
3、解：（1）RAM地址为0800H ~ 27FFH，ROM地址为0000H ~ 07FFH （2）RAM需2片，字扩展；ROM需2片，位扩展 （3）地址线最少需14根，数据线需8根。 （4）略
4、解：（1）5000/5200 = 96.15% （2）ta = 44.62ns （3）e = 40/ 44.64 = 89.64%
5、解：（1）平均访问时间为19.5ns
（2）平均访问时间为18.84ns，从时间考虑，性能获得提升，可取，但Cache容量增加带来成本上升，是否值得还得综合考虑。
6、解：（1）数据Cache有8行，每行64字节，故存放数据容量为512字节，Cache地址9位分高3位行号，低6位行内地址。主存地址28位，分高19位地址标志，中间3位行号，低6位行内地址。每个Cache行tag部分包含1位有效位，19位地址标志，故数据Cache总容量为512B+8（1+19）=532B
（2）a[0][31]主存地址为1BCH，对应Cache行号为6行 a[1][1]主存地址为544H，对应Cache行号为5行
（3）A命中率15/16 = 93.75%，B命中率为0，A的执行时间短。
第五次练习题
单选题：
1、以下有关指令系统的说法中，错误的是（） A、指令系统是计算机硬件设计的重要依据 B、指令系统是表征一台计算机功能的重要因素 C、指令系统是计算机软件、硬件的界面 D、指令系统和机器语言无关
2、以下有关指令系统的说法中错误的是（） A、指令系统是一台机器硬件能执行的指令全体 B、任何程序运行前都要先转化为机器语言程序
C、指令系统只和软件设计有关，而与机器硬件设计无关 D、指令系统在某种意义上，反映一台计算机硬件的功能 3、有关一地址运算类指令的叙述中，正确的是（） A、仅有一个操作数，其地址由指令的地址码提供 B、可能有一个操作数，也可能有两个操作数 C、一定有两个操作数，另一个是隐含的 D、指令的地址码字段存放的一定是操作码
4、单地址指令中为了完成两个数的算术运算，除地址码指明一个操作数外，另一个数 采用（）方式
A、立即寻址 B、隐含寻址 C、间接寻址 D、基址寻址 5、程序控制类指令的功能是（）
A、进行主存和CPU 之间的数据传送 B、改变程序执行的顺序 C、进行CPU 和外设之间的数据传送 D、控制进、出栈操作
6、一个计算机系统采用32 位单字长指令，地址码为12 位，如果定义了250 条二地址 指令，那么还可以有（）条单地址指令 A、4K B、8K C、16K D、24K
7、采用可变操作码的重要原则是（）
A、操作码长度可变 B、使用频率高的指令采用短操作码 C、使用频率低的指令采用短操作码 D、满足整数边界原则
8、某指令系统指令长为8 位，每一个地址码3 位，用扩展操作码技术。若指令系统具 有2 条二地址指令，10 条零地址指令，则最多有（）条一地址指令 A、20 B、14 C、10 D、6 9、以下说法中正确的是（）
A、寻址方式是指令如何给出操作数或操作数地址 B、所有指令的寻址方式都相同 C、所有指令都有操作码和地址码 D、指令的功能与寻址方式无关
10、假定指令中地址码所给出的是操作数的有效地址，则该指令采用（）寻址方式 A、立即 B、直接 C、基址 D、相对
11、偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方 式中，不属于偏移寻址方式的是（）
A、间接寻址 B、基址寻址 C、相对寻址 D、变址寻址
12、以下几种寻址方式中，（）方式取操作数最快
A、直接寻址 B、寄存器寻址 C、相对寻址 D、变址寻址 13、（）方式便于数组的处理
A、间接寻址 B、变址寻址 C、相对寻址 D、基址寻址
14、设指令中的地址码为A，变址寄存器为X，程序计数器为PC，则变址寻址方式的 操作数地址为（）
A、（PC）+A B、（A）+（X） C、（A+X） D、A+（X）
15、设指令中的地址码为A，变址寄存器为X，基址寄存器为B，程序计数器为PC， 则变址加间接寻址方式的操作数有效地址EA 为（）
A、（X）+（A） B、（X+B） C、（（X）+A） D、（A）+（PC）
16、如果指令中的地址码为A，变址寄存器为X，基址寄存器为B，则间接变址寻址方 式的操作数有效地址EA 为（）
A、（X+（A）） B、（X）+（A） C、（B+X）+A D、（A+X）+B
17、采用相对寻址方式的转移指令占两个字节，第一字节是操作码，第二字节是相对位 移量（用补码表示）。每次CPU 从存储器取出一个字节，并自动完成（PC）+1→PC。假设 执行到该转移指令时PC 的内容为2003H，要求转移到200AH 地址，则该转移指令第二字 节的内容应为（）
A、05H B、08H C、F8H D、F5H
18、假设某条指令的一个操作数采用变址寻址方式，变址寄存器的内容为8H，指令中 给出的形式地址为1200H，地址为1200H 的内存单元中内容为12FCH，地址为12FCH 的内 存单元的内容为38B8H，则该操作数的有效地址为（） A、1200H B、1208H C、12FCH D、38B8H
19、假设某条指令的一个操作数采用一次间址寻址方式，指令中给出的形式地址为
1200H，地址为1200H 的内存单元中内容为12FCH，地址为12FCH 的内存单元的内容为 38B8H，而38B8H 单元的内容为88F9H，则该操作数的有效地址为（） A、1200H B、12FCH C、88F9H D、38B8H
20、假设某条指令的一个操作数采用两次间址寻址方式，指令中给出的地址码为1200H， 地址为1200H 的内存单元中的内容为12FCH，地址为12FCH 的内存单元的内容为38B8H， 而38B8H 单元的内容为88F9H，则该操作数的有效地址为（） A、1200H B、12FCH C、38B8H D、88F9H
21、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编 号为8，8 号寄存器的内容为1200H，地址为1200H 的内存单元中的内容为12FCH，地址为 12FCH 的内存单元的内容为38B8H，而38B8H 单元的内容为88F9H，则该操作数的有效地 址为（）
A、1200H B、12FCH C、38B8H D、88F9H
22、采用变址寻址可以扩大寻址范围，且通常（）
A、变址寄存器的内容由用户确定，在程序执行过程中不能改变 B、变址寄存器的内容由操作系统确定，在程序执行过程中不能改变 C、变址寄存器的内容由用户确定，在程序执行过程中可以改变
D、变址寄存器的内容由操作系统确定，在程序执行过程中可以改变
23、某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF 和 溢出标志OF，条件转移指令bgt（无符号整数比较，大于时转移）的转移条件是（）
A、CF+OF = 1 B、SF +ZF = 1 C、CF ZF = 1 D、CF SF =1 24、下列关于RISC 的叙述中，错误的是（） A、RISC 普遍采用微程序控制器
B、RISC 大多数指令在一个时钟周期内完成 C、RISC 的内部通用寄存器数量相对CISC 多
D、RISC 的指令数、寻址方式和指令格式种类相比CISC 少 25、对于CISC 机和RISC 机，以下说法错误的是（） A、RISC 机的指令条数比CISC 机少
B、RISC 机器的指令的平均字长比CISC 机器指令的平均字长短
C、对大多数计算任务来说，RISC 机器程序所用的指令条数比CISC 机器少 D、RISC 机器和CISC 机器都在发展 26、以下关于RISC 的描述正确的是（） A、支持的寻址方式更多
B、只有取数/存数指令访问存储器，其余指令的操作均在寄存器之间进行 C、指令条数多
D、指令字长不固定 综合题：
1、假设指令字长为16 位，操作数的地址码为6 位，指令有零地址和一地址两种格式。 （1）设操作码固定，零地址指令有512 种，则一地址指令最多有几种？（2）采用扩展操作 码技术，零地址指令有512 种，则一地址指令最多有几种？
2、设某指令系统的指令字是16 位，每个地址码为6 位。若二地址指令15 条，一地址 指令48 条，则剩下的零地址指令最多可有多少条？
3、设某计算机有指令128 种，用两种操作码编码方案：（1）用定长操作码编码方案设 计其操作码编码。（2）如果在128 种指令中常用指令有8 种，使用频率达到80%，其余指 令使用频率为20%，采用扩展操作码编码方案设计其操作码编码，并求出其操作码的平均 长度。
4、假设机器字长为8 位，回答以下问题：
（1）若有8 条指令，采用直接寻址的单地址指令格式，设计单字指令格式，问操作数 可访问多少主存单元。
（2）若有128 条指令，采用直接寻址的双地址指令格式（双地址码长度相等），设计双 字指令格式，问操作数可以访问多少主存单元。 5、根据操作数所在的位臵，指出其寻址方式的名称 （1）操作数在寄存器
（2）操作数的地址在通用寄存器中 （3）操作数在指令中
（4）操作数的地址在指令中 （5）操作数地址的地址在指令中
（6）操作数的地址为基址寄存器内容与位移量之和 （7）操作数的地址为变址寄存器内容与位移量之和 （8）操作数的地址为程序计数器内容与位移量之和 （9）操作数为栈顶元素
6、设某机配有基址寄存器和变址寄存器，采用一地址格式的指令系统，允许直接和间
接寻址，且指令字长、机器字长和存储字长均为16 位。（1）若采用单字长指令，共能完成 105 种操作，则指令可直接寻址的范围是多少？一次间址的寻址范围是多少？画出其指令格 式并说明各字段的含义。（2）若存储字长不变，可采用什么方法直接访问容量为16MB 的 主存？__
第五次练习答案
单选题
1、D 2、C 3、B 4、B 5、B 6、D 7、B 8、B 9、D 10、B 11、A 12、B 13、B 14、D 15、C 16、B 17、A 18、B 19、B 20、C 21、A 22、C 23、C 24、A 25、C 26、B
综合题
1、解：（1）操作码固定为10位，一地址指令最多有512种。
（2）扩展操作码时，扩展标志须8个，一地址指令最多有1024 – 8 = 1016种。
2、解：二地址指令有4位操作码，表示15条二地址指令后，剩余一个编码做扩展标志。一地址指令地址码6位，操作码10位，在高4位唯一情况下，最多可表示64条一地址指令，实际有48条，余下16个扩展标志，扩展到零地址指令后，最多有16*64 = 1024条。
3、解：（1）定长设计需7位操作码，表示128条指令。
（2）使用频率高的8条指令用4位操作码，余下8个扩展标志，再扩展4位后，最多可表示8*24=128条指令，从而表示完使用频率低的120条指令。此时平均译码位数为：
80%*4 + 20%*8 = 4.8位。 4、解：（1）8条指令需3位操作码，余下5位地址码可访问32个主存单元。
（2）128条指令需7位操作码，双字指令格式，双地址指令且长度相等，每个地址应为4位，访问16个主存单元。
5、解：（1）寄存器寻址 （2）寄存器间接寻址 （3）立即寻址 （4）直接寻址 （5）间接寻址 （6）基址寻址 （7）变址寻址 （8）相对寻址 （9）堆栈寻址 6、解：（1）
105种操作需7位OP，可用基址、变址及直接、间接寻址方式，需2位寻址方式特征字段X，余下7位地址码直接寻址范围128字，一次间址访问范围64K字。
（2）容量为16MB的主存，也即8M字，按字编址需23位地址访问，此时把指令长度设置为双字长指令，第一字后7位及第二字16位共23位地址，满足要求。
第六次练习题
单选题：
1、CPU 是指（）
A、控制器 B、运算器和控制器 C、运算器、控制器和主存 D、都不对 2、在CPU 的寄存器中，（）对用户是透明的
A、程序计数器 B、状态寄存器 C、指令寄存器 D、通用寄存器 3、程序计数器的位数取决于（）
A、存储器的容量 B、机器字长 C、指令字长 D、都不对 4、程序计数器用来存放指令地址，其位数和以下（）相同 A、指令寄存器IR B、主存数据寄存器MDR
C、程序状态寄存器PSW D、主存地址寄存器MAR 5、CPU 中的通用寄存器（） A、只能存放数据，不能存放地址 B、可以存放数据和地址
C、既不能存放数据，也不能存放地址
D、可以存放数据和地址，还可以替代指令寄存器
6、在计算机系统中表征程序和机器运行状态的部件是（）
A、程序计数器 B、累加寄存器 C、中断寄存器 D、程序状态字寄存器 7、数据寄存器中既能存放源操作数，又能存放结果的称为（） A、锁存器 B、堆栈 C、累加器 D、触发器 8、指令寄存器的位数取决于（）
A、存储器的容量 B、机器字长 C、指令字长 D、存储字长 9、状态寄存器用来存放（）
A、算术运算结果 B、逻辑运算结果
C、运算类型 D、算术、逻辑运算及测试指令的结果状态 10、下面有关CPU 的寄存器的描述中，正确的是（） A、CPU 中的所有寄存器都可以被用户程序使用
B、一个寄存器不可能即作数据寄存器，又作地址寄存器 C、程序计数器用来存放指令
D、地址寄存器的位数一般和存储器地址寄存器MAR 的位数一样 11、控制器的全部功能是（） A、产生时序信号
B、从主存取出指令并完成指令操作码译码
C、从主存取出指令、分析指令并产生有关的操作控制信号 D、都不对
12、指令译码器是对（）进行译码 A、整条指令 B、指令的操作码字段 C、指令的地址码字段 D、指令的地址 13、CPU 中不包括（）
A、存储器地址寄存器 B、指令寄存器 C、地址译码器 D、程序计数器 14、下面（）部件不包含在中央处理器CPU 中 A、ALU B、控制器 C、寄存器 D、DRAM
15、CPU 中控制器的功能是（）
A、产生时序信号 B、从主存取出一条指令 C、产生指令操作的译码
D、从主存取出指令，完成指令操作码的译码，并产生有关的操作控制信号，以解释执 行该指令。
16、时序控制信号发生器的作用是（）
A、从主存中取出指令 B、完成指令操作码的分析 C、_______产生控制时序 D、产生各种操作控制信号 17、控制器时序的同步控制是（）
A、只适用于CPU 控制的方式 B、由统一时序信号控制的方式
C、所有指令执行时间都相同的方式 D、不强调统一时序信号控制的方式 18、采用同步控制的目的是（） A、提高执行速度 B、简化控制时序
C、满足不同操作对时间安排的需要 D、满足不同设备对时间安排的需要 19、异步控制常用于（）
A、CPU 访问外围设备时 B、微程序控制器中 C、微型机的CPU 控制中 D、硬布线控制器中 20、指令周期是指（）
A、CPU 从主存取出一条指令的时间 B、CPU 执行一条指令的时间
C、CPU 从主存取出一条指令加上执行这条指令的时间 D、时钟周期时间
21、从取指令开始到指令执行完成所需的时间，称之为（） A、时钟周期 B、机器周期 C、访存周期 D、指令周期
22、假设不采用Cache 和指令预取技术，且机器处于“开中断”状态，则在下列有关指 令执行的叙述中，错误的是（）
A、每个指令周期中CPU 都至少访问内存一次
B、每个指令周期一定大于或等于一个CPU 时钟周期
C、空操作指令的指令周期中任何寄存器的内容都不会被改变 D、当前程序在每条指令执行结束时都可能被外部中断打断
23、指令周期由一到几个机器周期组成，在第一个机器周期中（） A、从主存中取出指令字 B、从主存中取出指令操作码
C、从主存中取出指令地址码 D、从主存中取出指令的地址 24、下面有关指令周期的叙述中，错误的是（） A、指令周期的第一个机器周期一定是取指周期 B、所有指令的执行周期一样长
C、在有间接寻址方式的指令周期中，至少访问两次内存
D、在一条指令执行结束、取下条指令之前查询是否有中断发生 25、下面有关指令周期的叙述中，错误的是（） A、指令周期的第一个子周期一定是取指子周期
B、乘法指令的执行子周期和加法指令的执行子周期一样长 C、在有间接寻址方式的指令周期中，至少访问两次内存
D、在一条指令执行结束、取下条指令之前查询是否有中断发生
26、由于CPU 内部操作的速度较快，而CPU 访问一次存储器的时间较长，因此机器周 期通常由（）来确定
A、指令周期 B、存取周期 C、间址周期 D、中断周期 27、在取指操作后，程序计数器中存放的是（） A、当前指令的地址 B、程序中指令的数量 C、已执行的指令数量 D、下一条指令的地址 28、以下说法中，（）是正确的
A、指令周期等于机器周期 B、指令周期大于机器周期
C、指令周期是机器周期的两倍 D、指令周期小于机器周期 29、以下有关机器周期的叙述中，错误的是（）
A、通常把通过一次总线事务访问一次主存或I/O 的时间定为一个机器周期 B、一个指令周期包含多个机器周期
C、不同的指令周期所包含的机器周期数可能不同 D、每个指令周期都包含一个中断响应机器周期
30、冯?诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU 区分它们的 依据是（）
A、指令操作码的译码结果 B、指令和数据的寻址方式 C、指令周期的不同阶段 D、指令和数据所在的存储单元 31、以下叙述中错误的是（）
A、指令周期的第一个操作是取指令
B、为了进行取指令操作，控制器需要得到相应的指令 C、取指操作是控制器自动进行的
D、指令执行时有些操作是相同的或相似的，如取指令、取操作数地址等
32、在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于（） A、同步控制 B、异步控制 C、半异步控制 D、联合控制 33、计算机主频的周期是指（）
A、指令周期 B、时钟周期 C、CPU 周期 D、存取周期 34、计算机的执行速度与（）有关 A、主频 B、主频、平均机器周期
C、主频、平均机器周期和平均指令周期 D、都不对 35、在单总线结构的CPU 中（）
A、ALU 的两个输入端都可与总线相连
B、ALU 的一个输入端与总线相连，其输出端也可与总线相连
C、ALU 只有一个输入端与总线相连，其输出端需通过暂存器与总线相连 D、都不对
36、一个节拍持续的时间长短是（）
A、指令周期 B、机器周期 C、时钟周期 D、都不对 37、三级时序系统提供的三级时序信号是（）
A、指令周期、机器周期、节拍 B、指令周期、机器周期、时钟周期 C、机器周期、节拍、脉冲 D、指令周期、微指令周期、时钟周期 38、在间址周期中（）
A、所有指令的间址操作都是相同的
B、凡是存储器间接寻址的指令，它们的操作都是相同的
C、对于存储器间接寻址和寄存器间接寻址，它们的操作是不同的 D、都不对
39、下列不会引起流水线阻塞的是（）
A、数据旁路 B、数据相关 C、条件转移 D、资源冲突 40、超标量流水技术（）
A、缩短原来流水线的处理周期
B、在每个时钟周期内同时并发多条指令
C、把多条能并行操作的指令组合成一条具有多个操作码字段的指令 D、都不对 综合题：
1、某计算机的主频为8MHz，若已知每个机器周期平均包含4 个时钟周期，该机的平
均指令执行速度为0.8MIPS。（1）求该机的平均指令周期及每个指令周期含几个机器周期？ （2）若改用时钟周期为0.4μs 的CPU 芯片，则计算机的平均指令执行速度为多少MIPS？ （3）若要得到平均每秒40 万次的指令执行速度，则应采用主频是多少的CPU 芯片？ 2、设有如图所示单总线结构，分析如下指令的执行流程。 （1）ADD R0，（R1） 功能为（（R1））+（R0）→R0 （2）ADD R3，R1，R2 功能为（R1）+（R2）→R3 （3）JC D 功能为当C=1 时，跳转到（PC）+D → PC （4）MOVE R1，R2 功能为（R1）→R2
（5）MOVE mem1，mem2 功能为主存mem1 单元内容写入mem2 地址单元中
（6）MOVE mem1，（mem2） 功能为主存mem1 单元内容写入另一单元，其地址在 mem2 单元中
（7）ADD R1，mem 功能为（R1）+（mem）→R1
（8）STORE （mem），R1 功能为（R1）写入内存单元，其地址在mem 地址单元中__
第六次练习答案
单选题：
1、B 2、C 3、A 4、D 5、B 6、D 7、C 8、C 9、D 10、D 11、C 12、B 13、C 14、D 15、D 16、D 17、B 18、B 19、A 20、C 21、D 22、C 23、A 24、B 25、B 26、B 27、D 28、B 29、D 30、C 31、B 32、A 33、B 34、C 35、C 36、C 37、C 38、C 39、A 40、B
综合题：
1、解：（1）平均指令周期1.25μs，每个指令周期含2.5个机器周期。 （2）0.25MIPS （3）4MHz 2、解：（1）（PC）→MAR, R （PC）+1→PC M（MAR）→MDR
（MDR）→IR 完成取指操作 （R1）→MAR, R
M（MAR）→MDR, （R0）→Y （Y）+（MDR）→Z （Z）→R0 （2）（PC）→MAR, R （PC）+1→PC M（MAR）→MDR
（MDR）→IR 完成取指操作 （R1）→Y
（Y）+（R2）→Z （Z）→R3 （3）（PC）→MAR, R （PC）+1→PC M（MAR）→MDR
（MDR）→IR 完成取指操作 IF C=1 THEN （PC）→Y （Y）+Ad（IR）→Z （Z）→PC （4）（PC）→MAR, R （PC）+1→PC M（MAR）→MDR
（MDR）→IR 完成取指操作 （R1）→R2 （5）（PC）→MAR, R （PC）+1→PC M（MAR）→MDR
（MDR）→IR 完成取指操作 IR（mem1）→MAR, R M（MAR）→MDR IR（mem2）→MAR, W （MDR）→M（MAR） （6）（PC）→MAR, R
（PC）+1→PC M（MAR）→MDR
（MDR）→IR 完成取指操作 IR（mem1）→MAR, R M（MAR）→MDR （MDR）→Y
IR（mem2）→MAR, R M（MAR）→MDR （MDR）→MAR （Y）→MDR, W
（MDR）→M（MAR） （7）（PC）→MAR, R （PC）+1→PC M（MAR）→MDR
（MDR）→IR IR（mem）→MAR, R M（MAR）→MDR （MDR）→Y （Y）+（R1）→Z （Z）→R1 （8）（PC）→MAR, R （PC）+1→PC M（MAR）→MDR
（MDR）→IR IR（mem）→MAR, R M（MAR）→MDR （MDR）→MAR （R1）→MDR, W
（MDR）→M（MAR）
完成取指操作 完成取指操作 第7 次练习题
单选题：
1、以硬连线方式构成的控制器也称为（） A、组合逻辑控制器 B、微程序控制器 C、存储逻辑控制器 D、运算器
2、假设微操作控制信号用Cn 表示，指令操作码译码器输出用Im 表示，节拍电位信号 用Mr 表示，节拍脉冲信号用Ti 表示，状态反馈信号用Bj 表示，则硬布线控制器的基本原 理可描述为（）
A、Cn=f(Im，Ti) B、Cn=f(Im，Bj)
C、Cn=f(Mr，Ti，Bj) D、Cn=f(Im，Mr，Ti，Bj)
3、在微程序控制器中，执行指令微程序的首条微指令地址是通过（）得到的 A、程序计数器 B、前条微指令 C、μPC+1 D、指令操作码映射
4、相对于微程序控制器，硬布线控制器的特点是（） A、指令执行速度慢，指令功能的修改和扩展容易 B、指令执行速度慢，指令功能的修改和扩展难 C、指令执行速度快，指令功能的修改和扩展容易 D、指令执行速度快，指令功能的修改和扩展难
5、微程序控制器的速度比硬布线控制器慢，主要是因为（） A、增加了从磁盘存储器读取微指令的时间 B、增加了从主存读取微指令的时间
C、增加了从指令寄存器读取微指令的时间 D、增加了从控制存储器读取微指令的时间
6、在微程序控制的计算机中，若要修改指令系统，只要（） A、改变时序控制方式 B、改变微指令格式
C、增加微命令个数 D、改变控制存储器的内容 7、以下说法正确的是（）
A、采用微程序控制器是为了提高速度 B、控制存储器采用高速RAM 电路组成 C、微指令计数器决定指令执行顺序
D、一条微指令存放在控制存储器的一个单元中 8、以下说法正确的是（）
A、控制器产生的所有控制信号称为微指令 B、微程序控制器比硬布线控制器更加灵活 C、微处理器的程序称为微程序
D、采用微程序控制器的处理器称为微处理器 9、硬布线控制器与微程序控制器相比（） A、硬布线控制器的时序系统比较简单 B、微程序控制器的时序系统比较简单 C、两者的时序系统复杂程度相同 D、两者时序系统复杂程度不确定
10、微程序控制器中，控制部件向执行部件发出的某个控制信号称为（）
A、微程序 B、微指令 C、微操作 D、微命令
11、在采用增量方式的微指令中，下一条微指令的地址（） A、在微指令计数器μPC 中 B、在程序计数器PC 中 C、根据条件码产生 D、在当前的微指令中
12、在微程序控制器中，微程序的入口地址是由（）形成的 A、机器指令的地址码字段 B、微指令的微地址字段 C、机器指令的操作码字段 D、微指令的操作码字段 13、微地址是指微指令（）
A、在主存的存储位臵 B、在堆栈的存储位臵
C、在磁盘的存储位臵 D、在控制存储器的存储位臵 14、关于微指令的编码方式，下面叙述正确的是（） A、直接表示法和编码表示法不影响微指令的长度 B、一般情况下，直接表示法的微指令位数多 C、一般情况下，编码表示法的微指令位数多 D、都不对
15、兼容性微命令是指几个微命令是（） A、可以同时出现的 B、可以相继出现的 C、可以相互替代的 D、可以相互容错的 16、以下叙述中，正确的是（）
A、同一个CPU 周期中，可以并行执行的微操作叫相容性微操作 B、同一个CPU 周期中，不可以并行执行的微操作叫相容性微操作 C、同一个CPU 周期中，可以并行执行的微操作叫相斥性微操作 D、都不对
17、在组合逻辑控制器中，微操作控制信号的形成主要与（）信号有关 A、指令操作码和地址码 B、指令译码信号和时钟 C、操作码和条件码 D、状态信号和条件 18、微程序存放在（）
A、控制存储器 B、RAM C、指令寄存器 D、内存储器 19、微程序控制存储器属于（）的一部分 A、主存 B、外存 C、Cache D、CPU
20、微指令格式分为水平型和垂直型，水平型微指令的位数（），用它编写的微程序（） A、较多、较长 B、较多、较短 C、较少、较长 D、较少、较短 综合题：
1、简述主存和控存、程序和微程序、指令周期和微指令周期的异同。
2、CPU 内部一般包含PC、MAR、MDR、IR 等几个寄存器及若干个通用寄存器，下图 所画是指令LAD R0，(X)的流程，其功能是将主存X 单元的数据取到R0 中，图中M 表示
主存。（1）请结合CPU 的组成和微程序控制器相关知识完成该指令流程图中未完成的部分。 （2）重新画出当源操作数为二级间址寻址时的指令流程图。
3、已知微程序流程如图所示，其中每一个框代表一条微指令，a、b、c、d、e、f、g、 h、i、j 代表10 个微命令。设计所有微指令的格式和安排微地址。__
第7次练习答案
单选题：
1、A 2、D 3、D 4、D 5、D 6、D 7、D 8、B 9、B 10、D 11、A 12、C 13、D 14、B 15、A 16、A 17、B 18、A 19、D 20、B
综合题：
1、解：主存用来存放系统程序和用户程序，容量大；控存用来存放机器指令系统的微程序，容量有限。 程序是由机器指令组成，用户编制，可以修改；微程序是由微指令构成，用于描述机器指令，由计算机设计者编制，而不允许用户修改。
指令周期是指从主存储器读取一条机器指令并执行完相应的操作所需要的时间，指令周期时间随指令功能不同可以变化；微指令周期是指从控存读取一条微指令并执行完相应的微操作所需要的时间，时间一般是固定的。
2、解：（1）（2）
3、解：方法一：微命令控制字段采用直接控制方法，转移控制字段采用编码法，P1P0=00代表按下址寻址，01代表按IR7IR6转移，10代表按IR5转移，11代表按Z转移。共8条微指令，转移地址字段设3位，第一个四路转移处MAR2MAR1=IR7IR6，第二个转移处MAR1=IR5，第三个转移处MAR1=Z。
微指令格式为：
微指令地址及编码为： 微地址 编号 000 001 010 011 100 101 110 111 I1 I5 I6 I2 I7 I3 I8 I4 控制字段 1001000000 0010100010 1001000001 0010001010 1010000000 0100010100 0100010100 1000000001 微指令 BCF 01 00 00 00 00 10 00 11 BAF 001 000 000 001 000 100 000 010
方法二：微命令控制字段采用字段编码法，转移控制字段采用直接控制方法，用3位P2P1P0控制，000代表无条件转移，100代表按IR7IR6转移，MAR1MAR0=IR7IR6；010代表按IR5转移，MAR0=IR5；001代表按Z转移，MAR0=Z。
微命令表如下： 微指令 I1 I2 I3 I4 I5 I6 I7 I8 a √ √ √ √ b √ √ c √ √ √ d √ √ e √ f √ √ g √ h √ √ i √ √ j √ √ 从中可找到互斥微命令组b,c,d；e,f,g；h,i,j。 设计微命令格式如下：
其中
F1：00：不操作，01：b 10：c 11：d F2：00：不操作，01：e 10：f 11：g F3：00：不操作，01：h 10：i 11：j F4：0：不操作，1：a
微指令地址及编码为： 微地址 编号 000 001 010 011 100 101 110 111
I1 I6 I7 I8 I5 I2 I3 I4 控制字段 1100001 1100111 1000001 0110010 1001100 1011100 0110010 0000111 微指令 BCF 100 000 000 000 000 000 010 001 BAF 100 000 000 000 000 100 010 000
第8 次练习题
单选题：
1、连接计算机与计算机之间的总线属于（）总线 A、内 B、系统 C、通信 D、都不对 2、挂接在总线上的多个部件（）
A、只能分时向总线发送数据，并只能分时从总线上接收数据 B、只能分时向总线发送数据，但可同时从总线接收数据 C、可同时向总线发送数据，并同时从总线接收数据
D、可同时向总线发送数据，但只能分时从总线接收数据 3、在总线上，同一时刻（）
A、只能有一个主设备控制总线传输操作 B、只能有一个从设备控制总线传输操作
C、只能有一个主设备和一个从设备控制总线传输操作 D、可以有多个主设备控制总线传输操作
4、总线是计算机各部件交换信息的公共通路，当使用总线传送数据时在每一时刻总线 上传送（）
A、多个部件发送给多个部件的信息 B、多个部件发送给一个部件的信息
C、一个部件发送给一个部件的多组信息 D、一个部件发送给多个部件的一组信息 5、系统总线是指（）
A、运算器、控制器、寄存器之间的连接部件 B、运算器、寄存器、主存之间的连接部件
C、运算器、寄存器、外围设备之间的连接部件 D、CPU、主存、外围设备之间的连接部件 6、系统级的总线是用来连接（）
A、CPU 内部的运算器和寄存器 B、主机系统板上的所有部件 C、主机系统板上的各个芯片 D、系统中的各个功能模块或设备 7、计算机使用总线结构的主要优点是便于实现积木化，缺点是（） A、地址信息、数据信息和控制信息不能同时出现 B、地址信息和数据信息不能同时出现
C、两种信息源的代码在总线中不能同时出现 D、都不对
8、下面对计算机总线的描述中，确切的概念是（） A、地址信息、数据信息不能同时出现 B、地址信息和控制信息不能同时出现 C、数据信息和控制信息不能同时出现
D、两种信息源的代码不能在总线中同时出现 9、以下所列的（）不属于系统总线接口的功能 A、数据缓存 B、数据转换
C、状态设臵 D、完成算术及逻辑运算
10、数据总线、地址总线、控制总线三类是根据（）来划分的
A、总线所处的位臵 B、总线传送的内容 C、总线的传送方式 D、总线的传送方向 11、系统总线中地址线的功能是（）
A、用于选择主存单元地址 B、用于选择进行信息传输的设备
C、用于选择外存地址 D、用于指定主存和I/O 设备接口电路的地址 12、CPU 的控制总线提供（）
A、数据信号流 B、所有存储器和I/O 设备的时序信号及控制信号 C、来自I/O 设备和存储器的响应信号 D、B 和C 13、系统总线中控制线的功能是（）
A、提供主存、I/O 接口设备的控制信号和响应信号及时序信号 B、提供数据信息
C、提供主存、I/O 接口设备的控制信号 D、提供主存、I/O 接口设备的响应信号
14、在系统总线的数据线上，不可能传输的是（）
A、指令 B、操作数 C、握手（应答）信号 D、中断类型号 15、串行总线主要用于（）
A、连接主机与外围设备 B、连接主存与CPU
C、连接运算器与控制器 D、连接CPU 内部各部件
16、不同信号在同一条信号线上分时传输的方式称为（） A、总线复用方式 B、并串行传输方式 C、并行传输方式 D、串行传输方式
17、在一个16 位的总线系统中，若时钟频率为100MHz，总线周期为5 个时钟周期传 输一个字，则总线带宽是（）
A、4MB/s B、40MB/s C、16MB/s D、64MB/s
18、某总线有104 根信号线，其中数据总线32 根，若总线工作频率为33MHz，则其理 论最大传输率为（）
A、33MB/s B、64MB/s C、132MB/s D、164MB/s
19、总线的数据传输率可按公式Q = W×F / N 计算，其中Q 为总线数据传输率，W 为
总线数据宽度，F 为总线时钟频率，N 为完成一次数据传送所需要的总线时钟周期个数。若 总线位宽为16 位，总线时钟频率为8MHz，完成一次数据传送需2 个总线时钟周期，则总 线数据传输率Q 为（）
A、16Mb/s B、8Mb/s C、16MB/s D、8MB/s
20、假设某系统总线在一个总线周期中并行传输4 字节的信息，一个总线周期占用2 个时钟周期，总线时钟频率为10MHz，则总线带宽是（） A、10MB/s B、20MB/s C、40MB/s D、80MB/s
21、设一个32 位微处理器配有16 位的外部数据总线，若时钟频率为50MHz，若总线 传输最短周期为4 个时钟周期，则总线的最大数据传输率为（） A、12.5MB/s B、25MB/s C、50MB/s D、16MB/s 22、在菊花链方式下，越靠近控制器的设备（） A、得到总线使用权的机会越多，优先级越高 B、得到总线使用权的机会越少，优先级越低 C、得到总线使用权的机会越多，优先级越低
D、得到总线使用权的机会越少，优先级越高
23、在三种集中式总线裁决中，（）方式对电路故障最敏感 A、链式查询 B、计数器定时查询 C、独立请求 D、都一样 24、在独立请求方式下，若有N 个设备，则（） A、有N 个总线请求信号和N 个总线响应信号 B、有一个总线请求信号和N 个总线响应信号 C、总线请求信号多于总线响应信号 D、总线请求信号少于总线响应信号
25、为了对N 个设备使用总线的请求进行仲裁，在独立请求方式中需要使用的控制线 数量为（）
A、N B、3 C、2+[log2N ] D、2N+1
26、在链式查询方式下，若有N 个设备，则（） A、有N 条总线请求信号 B、共用一条总线请求信号 C、有N-1 条总线请求信号 D、无法确定 27、以下叙述中错误的是（）
A、总线结构传送方式可以提高数据的传输速度
B、与独立请求方式相比，链式查询方式对电路的故障更敏感 C、PCI 总线采用同步时序协议和集中式仲裁方式 D、总线的带宽是总线本身所能达到的最高传输速率 28、总线上信息的传输总是由（）
A、CPU 启动 B、总线控制器启动 C、总线主设备启动 D、总线从设备启动 29、同步通信之所以比异步通信具有较高的传输速度，是因为（） A、同步通信不需要应答信号且总线长度较短 B、同步通信用一个公共的时钟信号进行同步 C、同步通信中，各部件存取时间较接近 D、以上各项因素的综合结果 30、同步控制方式是（）
A、只适用于CPU 控制的方式 B、只适用于外围设备控制的方式 C、由统一时序信号控制的方式 D、所有指令执行时间都相同的方式 31、以下各项中，（）是同步传输的特点
A、需要应答信号 B、各部件的存取时间比较接近 C、总线长度较长 D、总线周期长度可变
32、在同步通信中，一个总线周期的传输过程是（）
A、先传送数据，再传送地址 B、先传送地址，再传送数据 C、只传送数据 D、都不对
33、异步控制方式常用（）作为其主要控制方式 A、在单总线结构计算机中访问主存和外围设备时 B、微型机的CPU 控制中 C、组合逻辑控制的CPU 中 D、微程序控制器中
34、总线的异步通信方式（）
A、不采用统一时钟信号，只采用握手信号
B、即采用统一时钟信号，又采用握手信号
C、既不采用统一时钟信号，又不采用握手信号 D、采用统一时钟信号，不采用握手信号 35、总线的从设备是指（）
A、申请作为从设备的设备 B、被主设备访问的设备 C、掌握总线控制权的设备 D、总线源设备 36、总线主设备是（）
A、掌握总线控制权的设备 B、申请作为主设备的设备 C、被从设备访问的设备 D、总线裁决部件 37、在各种异步通信方式中，（）的速度最快
A、全互锁 B、半互锁 C、不互锁 D、速度均相等 38、下列选项中英文缩写均为总线标准的是（）
A、PCI、CRT、USB、EISA B、ISA、CPI、VESA、EISA
C、ISA、SCSI、RAM、MIPS D、ISA、EISA、PCI、PCI-Express 39、现代微机主板上，采用局部总线技术的作用是（） A、节省系统总线的带宽 B、提高抗干扰能力 C、抑制总线终端反射 D、构成紧耦合系统
40、在目前计算机上广泛使用的U 盘，其接口使用的总线标准是（） A、VESA B、USB C、AGP D、PCI__
单选题：
1、C 2、B 3、A 4、D 5、D 6、D 7、C 8、D 9、D 10、B
11、D 12、D 13、A 14、C 15、A 16、A 17、B 18、C 19、D 20、B 21、B 22、A 23、A 24、A 25、D 26、B 27、A 28、C 29、D 30、C 31、B 32、B 33、A 34、A 35、B 36、A 37、C 38、D 39、A 40、B
第9 次练习题
单选题：
1、在微型机系统中，I/O 设备通过（）与主板的系统总线相连接 A、DMA 控制器 B、设备控制器 C、中断控制器 D、I/O 端口 2、以下关于通道指令的叙述中，错误的是（）
A、通道指令是对具有通道的I/O 系统专门设臵的指令 B、通道指令是I/O 设备用于执行I/O 操作的指令 C、通道程序是由通道指令组成的
D、通道指令是通道自身的指令，用来执行I/O 操作 3、以下关于通道程序的叙述中，正确的是（）
A、通道程序存放在主存中 B、通道程序存放在通道中
C、通道程序是由CPU 执行的 D、通道程序可在任何环境下执行I/O 操作
4、主机与I/O 设备传送数据时，主机与I/O 设备是串行工作的，说明采用（） A、程序查询方式 B、程序中断方式 C、通道方式 D、DMA 方式 5、计算机的外围设备是指（） A、输入输出设备 B、外存储器
C、输入输出设备和外存储器 D、电源 6、下列存储器中存取速度最快的是（）
A、CDROM B、内存储器 C、外存储器 D、硬盘
7、计算机所配臵的显示器中，若显示控制卡上刷新存储器的容量是1MB，则当采用 800×600 像素的分辨率时，每个像素最多可以有（）种不同的颜色。 A、256 B、65536 C、16M D、4096
8、CRT 的分辨率为1024×1024 像素，像素的颜色数为256 色，则刷新存储器的容量 约为（）
A、256MB B、1MB C、256KB D、32MB
9、CRT 的分辨率为1024×1024 像素，像素的颜色数为256 色，则刷新存储器每单元 字长约为（）
A、1 个字节 B、2 个字节 C、256 个字节 D、1024 个字节
10、假定一台计算机的显示存储器用DRAM 芯片实现，若要求显示分辨率为1600×
1200，颜色深度为24 位，帧频为85Hz，显示总带宽的50%用来刷新屏幕，则需要的显存总 带宽至少约为（）
A、245M bps B、979Mbps C、1958Mbps D、7834Mbps
11、若计算机屏幕上每个像素的灰度级为256，则刷新存储器每个单元的宽度为（） A、256 位 B、16 位 C、8 位 D、7 位 12、CD-RW 光盘是（）型光盘
A、只读 B、一次 C、再重写 D、都不是
13、打印机的分类方法很多，若从打字原理上来分，可分为（） A、击打式和非击打式 B、串行式和并行式 C、点阵式和活字式 D、英文和中文打印机
14、显示汉字采用点阵字库，若每个汉字用16×16 的点阵表示，7500 个汉字的字库容 量是（）
A、16KB B、240KB C、320KB D、1MB
15、某磁盘的转速为7200r/min，传输速度为4MB/s，控制器开销为1ms，要保证读或 写一个512B 的扇区的平均时间为11.3ms，那么，该磁盘的平均寻道时间不超过（） A、3.9ms B、4.7ms C、5.5ms D、6.1ms
16、一个磁盘的转速为7200 转/分，每个磁道有160 个扇区，每个扇区为512 字节，那 么理想情况下，其数据传输率为（）
A、7200×160KB/s B、7200KB/s C、9600KB/s D、19200KB/s
17、某计算机系统中，假定硬盘以中断方式与处理机进行数据输入输出，以16 位为传
输单位，传输率为50KB/s，每次传输的开销（包括中断）为100 个CPU 时钟，处理器的主 频为50MHz，请问该盘数据传送时占处理机时间的比例是（） A、10% B、56.8% C、5% D、50%
18、设一个磁盘盘面共有200 个磁道，盘面总存储容量60MB，磁盘转一周的时间为
25ms，每磁道有8 个扇区，各扇区之间有一间隙，磁头通过每个间隙需1.25ms。则磁盘通 道所需最大传输率是（）
A、10MB/s B、60MB/s C、83.3MB/s D、20MB/s 19、I/O 接口中数据缓冲器的作用是（）
A、用来暂存I/O 设备和CPU 之间传送的数据 B、用来暂存I/O 设备的状态 C、用来暂存CPU 发出的命令 D、以上全部
20、I/O 的编址方式采用统一编址方式时，进行输入输出操作的指令是（） A、控制指令 B、访存指令 C、输入输出指令 D、都不对
21、I/O 的编址方式采用独立编址方式时，进行输入输出操作的指令是（） A、控制指令 B、访存指令 C、输入输出指令 D、都不对 22、以下有关I/O 端口的叙述中，错误的是（） A、I/O 接口中用户可访问的寄存器被称为I/O 端口 B、命令端口和状态端口可以共用一个
C、I/O 端口可以和主存统一编号，也可以单独编号 D、I/O 端口的地址位数比主存地址位数长
23、I/O 的编址方式为统一编址时，存储单元和I/O 设备是靠（）来区分的 A、不同的地址线 B、不同的地址码 C、不同的控制线 D、都不对 24、在采用（）对设备进行编址的情况下，不需要专门的I/O 指令 A、统一编址方法 B、独立编址方法 C、两者都是 D、两者都不是 25、以下叙述中，正确的是（）
A、只有I/O 指令才可以访问I/O 设备 B、统一编址方式下，不能访问I/O 设备
C、访问存储器的指令，一定不能访问I/O 设备
D、具有专门I/O 指令的计算机中，I/O 设备才可以单独编址 综合题：
1、已知某磁盘存储器转速为2400 转/分，每个盘面有200 个磁道，平均查找时间为60ms， 每个磁道存储容量为96KB，求磁盘的存取时间与数据传输率。
2、某磁盘存储器的转速为3000 转/分，共有4 个记录面，每毫米5 道，每道记录信息
为12288B，最小磁道直径为230mm，共有275 道。问：（1）磁盘存储器的存储容量是多少？ （2）最大位密度，最小位密度是多少？ （3）磁盘数据传输率是多少？
（4）平均等待时间是多少？
（5）给出一个磁盘地址格式方案？__
单选题：
1、B 2、B 3、A 4、A 5、C 6、B 7、B 8、B 9、A 10、D 11、C 12、C 13、A 14、B 15、D 16、C 17、C 18、D 19、A 20、B 21、C 22、D 23、B 24、A 25、D
综合题：
1、解：由转速可得：每秒钟40转，平均等待时间为12.5ms，所以： 磁盘的存取时间为72.5ms（忽略了传输时间和控制器开销时间） 数据传输率为40×96KB=3840KB/s 2、解：（1）存储容量为：275×12288×4=13516800B
（2）最大位密度：12288/230/3.14=17Bpmm，最小位密度：12288/340/3.14=11.5Bpmm （3）传输率：3000/60=50rps 50×12288=614400Bps （4）平均等待时间：10ms
（5）假设每扇区记录1024B，则磁道上分12个扇区，一种地址方案为：9位柱面（磁道）号，2位记录面（磁头）号，4位扇区号。
第10 次练习题
单选题：
1、某计算机主频为50MHz，采用定时查询方式控制设备A 的I/O，查询程序运行一次
所用的时钟周期数至少为500。在设备A 工作期间，为保证数据不丢失，每秒需对其查询至 少200 次，则CPU 用于设备A 的I/O 时间占整个CPU 时间的百分比至少是（） A、0.02% B、0.05% C、0.20% D、0.5% 2、中断的概念是指（）
A、暂停正在运行的程序 B、暂停对内存的访问 C、暂停CPU 运行 D、I/O 设备的输入或输出 3、中断系统一般是由相应的（）组成
A、硬件 B、软件 C、硬件和软件 D、固件 4、下列选项中，能引起外部中断的事件是（）
A、键盘输入 B、除数为0 C、浮点运算下溢 D、访存缺页 5、鼠标适合用（）方式实现输入操作
A、程序查询 B、程序中断 C、DMA D、通道
6、下述有关程序中断I/O 方式的叙述中，错误的是（） A、程序中断I/O 方式使CPU 和外设能够并行工作 B、中断I/O 方式下，外设和CPU 直接交换数据
C、中断I/O 方式下，CPU 会有额外的开销用于断点、现场的保护和恢复等 D、中断I/O 方式适用像磁盘一类的高速设备
7、单级中断系统中，中断服务程序执行的顺序是（） I、保护现场 II、开中断 III、关中断 IV、保存断点 V、中断事件处理 VI、恢复现场 VII、中断返回 A、I→V→VI→II→VII B、III→I→V→VII
C、III→IV→V→VI→VII D、IV→I→V→VI→VII
8、为了便于实现多级中断，保存现场信息最有效的方法是采用（） A、通用寄存器 B、堆栈 C、存储器 D、外存
9、在中断处理过程中，完全由硬件自动执行的步骤是（） A、保存中断点 B、识别中断源
C、保存将被中断服务程序破坏的通用寄存器中的内容 D、返回中断点
10、以下叙述正确的是（）
A、CPU 响应中断期间仍执行原程序
B、在中断过程中，若又有中断源提出中断，CPU 立即响应 C、在中断响应中，保护断点、保护现场应由用户编程完成 D、在中断响应中，保护断点是由中断响应自动完成的 11、以下叙述错误的是（）
A、产生中断请求信号后，一般由硬件和中断屏蔽字完成中断的裁决和中断源识别 B、在多级中断中，CPU 本身也有优先级 C、软中断是由程序员安排的指令引起的
D、DMA 比通道具有更强的独立处理数据输入输出的功能
12、下述有关程序中断I/O 方式的叙述中，错误的是（）
A、外设中断请求时，实际上是请求CPU 执行相应的程序来处理外设发生的相关事件 B、I/O 中断响应不可能发生在一条指令执行过程中 C、外设的数据是和CPU 直接交换的
D、只要有未被屏蔽的中断请求发生，在一条指令结束后，就会进入中断响应周期 13、在单级中断系统中，CPU 一旦响应中断，则立即关闭（）标志，以防止本次中断 任务结束前同级的其他中断源产生另一次中断进行干扰 A、中断允许 B、中断请求 C、中断屏蔽 D、都不对
14、某计算机有五级中断L4~L0，中断屏蔽字为M4M3M2M1M0，Mi 表示对Li 级中断进
行屏蔽。若中断响应优先级从高到低顺序是L0→L1→L2→L3→L4，且要求中断处理优先级从 高到低的顺序是L4→L0→L2→L1→L3，则L1 的中断处理程序中设臵中断屏蔽字是（） A、11110 B、01101 C、00011 D、01010
15、在以下情况下，可能不发生中断请求的是（） A、DMA 操作结束 B、一条指令执行完毕 C、机器出现故障 D、执行“软中断”指令 16、I/O 设备提出中断请求的条件是（）
A、一个CPU 周期结束 B、I/O 设备工作完成和系统允许 C、CPU 开放中断系统 D、总线空闲
17、CPU 响应中断必须满足的条件是（）
A、CPU 接收到中断请求信号 B、CPU 允许中断 C、一条指令执行完毕 D、以上都是
18、CPU 响应DMA 请求的条件是当前（）执行完 A、机器周期 B、总线周期 C、硬件和软件 D、固件 19、I/O 数据不经过CPU 内部寄存器的I/O 方式是（）
A、程序查询方式 B、中断方式 C、DMA 方式 D、上述都可以
20、在DMA 方式传送数据的过程中，由于没有破坏（）的内容，所以CPU 可以正常 工作（访存除外）
A、程序计数器 B、程序计数器和寄存器 C、指令寄存器 D、都不对 21、以下关于DMA 方式进行I/O 的描述中，正确的是（）
A、一个完整的DMA 过程，部分由DMA 控制器控制，部分由CPU 控制 B、一个完整的DMA 过程，完全由CPU 控制
C、一个完整的DMA 过程，完全由DMA 控制器控制，CPU 不介入任何控制 D、一个完整的DMA 过程，完全由CPU 采用周期挪用法控制
22、DMA 方式的数据交换不是由CPU 执行一段程序来完成，而是在（）之间建立一条 逻辑上的直接数据通路，由DMA 控制器来实现 A、CPU 与主存之间 B、I/O 设备与I/O 设备之间 C、I/O 设备与CPU 之间 D、I/O 设备与主存之间 23、DMA 数据的传送是以（）为单位进行的 A、字节 B、字 C、数据块 D、位
24、采用DMA 方式的数据传送，每传送一个数据要占用（）的时间 A、一个存取周期 B、一个指令周期 C、一个机器周期 D、一个中断周期
25、采用DMA 方式的传送方法中，周期挪用法挪用的是一个（） A、存取周期 B、指令周期 C、CPU 周期 D、总线周期 26、周期挪用法用于（）方式的数据传送方法中 A、DMA B、程序中断 C、程序查询 D、通道 27、DMA 方式（）
A、既然能用于高速I/O 设备的信息传送，也就能代替中断方式 B、不能取代中断方式
C、也能向CPU 请求中断处理数据传送 D、都不对
28、DMA 方式的并行性是指（）
A、多个I/O 设备可同时并行地通过DMA 控制器进行数据传送 B、I/O 设备和主存并行工作 C、CPU 和主存并行工作
D、CPU 和DMA 控制器并行工作
29、以下有关DMA 方式的叙述中，错误的是（）
A、DMA 方式下，DMA 控制器向CPU 请求的是总线使用权 B、DMA 方式可以用于键盘和鼠标的数据输入
C、在数据传送阶段，不需要CPU 介入，完全由DMA 控制器控制 D、DMA 方式下要用到中断处理
30、以下关于DMA 控制器和CPU 关系的叙述中，错误的是（） A、DMA 控制器和CPU 都可以作为总线的主控设备
B、当DMA 控制器和CPU 都需要使用总线访问内存时，CPU 优先级高 C、CPU 可以通过执行I/O 指令来访问DMA 控制器 D、CPU 可通过执行指令来启动DMA 控制器
31、程序查询方式、中断方式和DMA 方式的优先级排列次序为（） A、程序查询方式、中断方式、DMA 方式 B、中断方式、程序查询方式、DMA 方式 C、DMA 方式、程序查询方式、中断方式 D、DMA 方式、中断方式、程序查询方式 32、通道程序是由（）组成
A、I/O 指令 B、通道指令 C、通道状态字 D、都不对
33、通道是特殊的处理器，它有自己的（），因此具有较强的并行工作能力 A、运算器 B、存储器 C、指令和程序 D、以上均有 34、字节多路通道数据传输是以（）为单位进行的 A、字节 B、数据块 C、字 D、位
35、数组选择通道上可连接若干设备，其数据传送是以（）为单位进行的 A、字节 B、数据块 C、字 D、位
36、数组多路通道数据的传送是以（）为单位进行的 A、字节 B、字 C、数据块 D、位 37、打印机适合于连接到（）
A、数据多路通道 B、字节多路通道 C、数组选择通道 D、DMA 专用通道
38、对于低速I/O 设备进行输入输出，应当选用的通道类型是（） A、数据多路通道 B、字节多路通道 C、数组选择通道 D、任何一种通道 39、CPU 通过（）启动通道
A、执行通道命令 B、执行I/O 指令 C、发出中断请求 D、都不对
40、以下4 个步骤在通道工作过程中正确的顺序是（） I、组织I/O 操作 II、向CPU 发中断请求 III、编制通道程序 IV、启动I/O 通道
A、I→II→III→IV B、II→III→I→IV C、IV→III→II→I D、III→IV→I→II 41、通道程序结束时引起的中断是（）
A、访管中断 B、I/O 中断 C、程序性中断 D、外中断
42、由多个通道组成的I/O 系统中，I/O 系统的最大流量是（） A、各通道最大流量的最大值 B、各通道最大流量之和 C、各通道实际流量的最大值 D、各通道实际流量之和 综合题：
1、假定某I/O 设备向CPU 传送信息最高频率为40K 次/秒，而相应中断处理程序的执 行时间为40μs，问该I/O 设备是否可采用中断方式工作？为什么？
2、若I/O 系统采用字节多路通道控制方式，共有8 个子通道，各子通道每次传送一个 字节，已知整个通道最大传送速率为1200B/s，问每个子通道的最大传输速率是多少？若是 数组多路通道，则每个子通道的最大传输速率又是多少？
3、假设磁盘传输数据以32 位的字为单位，传输速率为1MB/s。CPU 的时钟频率为
50MHz。回答以下问题：（1）采用程序查询的输入输出方式，假设查询操作需要100 个时 钟周期，求CPU 为I/O 查询所花费的实际比率。假定进行足够的查询以避免数据丢失。 （2）采用中断方法进行扩展，每次传输的开销（包括中断处理）为80 个时钟周期。求 CPU 为传输磁盘数据花费的时间比率。
（3）采用DMA 的输入输出方式，假定DMA 的启动操作需要1000 个时钟周期，DMA 完成时处理中断需要500 个时钟周期。如果平均传输的数据长度为4KB，问磁盘工作时处 理器将用多少时间比率进行输入输出操作？忽略DMA 申请使用总线的影响。
4、若计算机系统字长32 位，包含两个数组选择通道和一个数组多路通道，每个数组选
择通道上连接了两台磁盘机和两台磁带机，数组多路通道上连接了两台行式打印机、两台读 卡机和10 台终端。假设各个设备的数据传输率如下：磁盘机为800KB/s，磁带机为200KB/s， 行式打印机为6.6KB/s，读卡机为1.2KB/s，终端为1KB/s。计算该计算机系统最大的输入输 出数据传输率。__
选择题
1、C 2、A 3、C 4、A 5、B 6、D 7、A 8、B 9、A 10、D
11、D 12、D 13、A 14、D 15、B 16、B 17、D 18、A 19、C 20、B 21、A 22、D 23、C 24、A 25、A 26、A 27、B 28、D 29、B 30、B 31、D 32、B 33、C 34、A 35、B 36、C 37、B 38、B 39、B 40、D 41、B 42、B
综合题：
1、解：不能采用中断方式，因为I/O设备传送一次数据时间为1/40K=25μs，而中断处理程序需要的执行时间为40μs，会丢失数据。
2、解：字节多路通道方式下，每个子通道的最大传输速率是150B/s，若是数组多路通道，每个子通道的最大传输速率是1200B/s。
3、解：（1）50% （2）40% （3）0.75%
4、解：数组选择通道最大数据传输率为800KB/s，数组多路通道最大数据传输率为6.6×2+1.2×2+1×10=25.6KB/s。
故系统最大输入输出数据传输率为2×800+25.6=1625.6KB/s。