实验3 组合逻辑电路设计

一、实验目的

1 学习查阅手册，了解数字集成电路的使用方法。 2 掌握半加器、全加器和多位加法器的逻辑功能。

3 掌握用门电路构成组合逻辑电路的设计、组装和功能测试的基本方法。 4 熟悉TTL加法器功能的测试方法。 5 学习寻找和排除故障的方法。 二、实验仪器 1 综合实验装置 一套 2 器件

74LS138 3-8译码器 1片 74LS151 8-3数据选择器 2片 74LS20（双4输入与非门） 1片 74LS02（四2输入或非门） 1片 74LS04（六反相器） 2片 三、实验原理：

计算机中数的操作都是以二进制进位的，最基本的运算就是加法运算。 1、半加器

计算机中的异或指令的功能就是求两个操作数各位的半加和。

表3-1 一位半加器的真值表 输入 输出 Bi Ai Si Ci 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 Si=Ai?Bi?Ai?Bi=Ai⊕Bi Ci=Ai〃Bi

2、全加器

一位全加器有三个输入、两个输出。“进位入”Ci-1指的是低位的进位输出，位出”Ci即是本位的进位输出。

表3-2 一位全加器的真值表 输入 输出 Ci-1 Bi Ai Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 “进根据表3-2便可写出逻辑函数表达式：

Si=Ai?Bi?Ci?1?Ai?Bi?Ci?1?Ai?Bi?Ci?1?Ai?Bi?Ci?1=（Ai⊕Bi）⊕Ci-1

Ci=Ai〃Bi+Ai〃Ci-1+Bi〃Ci-1=Ai〃(Bi+Ci-1)+Bi〃Ci-1 多位全加器就是在一位全加器原理上扩展而成的。集成电路全加器有74LS80（一位全加器）、74LS81（二位全加器）、74LS83（四位全加器）等。

用中规模集成电路实现逻辑函数的要点是：先将函数化为最小项表达式（列其真值表），再利用集成电路内部的逻辑关系，配接必须的外电路来实现此表达式。用中规模集成电路实现逻辑函数，方法简便，使用灵活，线路简单，其应用日益广泛。

四、实验内容及步骤 1 用与非门设计全加器 根据所设计的电路接线，按照全加器真值表验证设计的正确性，分析实验中出现的问题及解决的方法并将实验测试结果记录在自拟的表格中。 a 逻辑表达式

Si= Ai?Bi?Ci?1?Ai?Bi?Ci?1?Ai?Bi?Ci?1?Ai?Bi?Ci?1=Ai?Bi?Ci?1?Ai?Bi?Ci?1?Ai?Bi?Ci?1?Ai?Bi?Ci?1 Ci=Ai〃Bi+Ai〃Ci-1+Bi〃Ci-1=Ai?Bi?Ai?Ci?1?Bi?Ci?1 b 芯片

74LS04（六反相器） 1片 74LS10（三3输入与非门） 2片 74LS20（双4输入与非门） 1片 74LS00（四2输入与非门） 1片 c 电路图如图3-2所示 图3-2 用与非门变换成全加器电路图

Ci-1Ci-1&&Ci-1&Bi&Bi&&Ai&Ai&&&AiSiBi&&Ci2 用三-八译码器74LS138组装全加器 根据所设计的电路接线，按照全加器真值表验证设计的正确性，分析实验中出现的问题及解决的方法并将实验测试结果记录在自拟的表格中。 a 逻辑表达式

Si=Ai?Bi?Ci?1?Ai?Bi?Ci?1?Ai?Bi?Ci?1?Ai?Bi?Ci?1 =Ai?Bi?Ci?1?Ai?Bi?Ci?1?Ai?Bi?Ci?1?Ai?Bi?Ci?1

=Y1?Y2?Y4?Y7

Ci=Ai〃Bi+Ai〃Ci-1+Bi〃Ci-1

=Ai〃Bi〃Ci?1+Ai〃Bi〃Ci-1+Ai〃Bi〃Ci-1+Ai〃Bi〃Ci-1 =Ai?Bi?Ci-1?Ai?Bi?Ci?1?Ai?Bi?Ci?1?Ai?Bi?Ci?1 =Y3?Y5?Y6?Y7

b 芯片

74LS138（三-八译码器） 74LS20（双4输入与非门） c 电路图如图3-3所示

CBAVCCG1G2AG2B74LS138Y0Y1Y2Y3Y4Y5Y6Y7 1片 1片

CBA&SiVCCG174LS138G2AG2BY0Y1Y2Y3Y4Y5Y6Y7&Ci3-3 用74LS138组装全加器电路图

3 用八选1数据选择器74LS151组装全加器 根据所设计的电路接线，按照全加器真值表验证设计的正确性，分析实验中出现的问题及解决的方法并将实验测试结果记录在自拟的表格中。 a 逻辑表达式

Si=Ai?Bi?Ci?1?Ai?Bi?Ci?1?Ai?Bi?Ci?1?Ai?Bi?Ci?1

=A〃B〃C〃D1+A〃B〃C〃D2+A〃B〃C〃D4+A〃B〃C〃D7 =A?B?C?D1?A?B?C?D2?A?B?C?D4?A?B?C?D7 （D1、D2、D4、D7接高电平，其余接低电平） Ci=Ai〃Bi+Ai〃Ci-1+Bi〃Ci-1

=Ai〃Bi〃Ci?1+Ai〃Bi〃Ci-1+Ai〃Bi〃Ci-1+Ai〃Bi〃Ci-1 =A〃B〃C〃D3+A〃B〃C〃D5+A〃B〃C〃D6+A〃B〃C〃D7 =A?B?C?D3?A?B?C?D5?A?B?C?D6?A?B?C?D7

（D3、D5、D6、D7接高电平，其余接低电平） b 芯片

74LS151（八选一数据选择器） 2片

c 电路图如图3-4所示

D0VCCD1D2D3YSiVCCD0D1D2YD3D474LS151D5D6WD7CBAENCiD474LS151D5D6WD7CBAEN

图3-4 用74LS151组装全加器电路图

4 用一片8选1数据选择器设计一个电路：

在4位二进制数（由0到15）中选出所有能被2或3整除的数。

5 设计并组装一保险箱用数字代码锁电路。要求：开保险箱时，需输入3位代码，同时用该保险箱的钥匙开锁。若输入代码与事先设定的代码相同，而且钥匙正确，则锁被打开。如果代码不符，则电路将发出报警信号。 参考方框图如下：

输入代码B2B1B0地址端钥匙孔信号E74138使能端设定代码选择端A2A1A074151Y1报警Y2电路图3-5 数字代码锁方框图

设A2、A1、A0为设定代码，B2、B1、B0为输入代码。E为钥匙孔信号。钥匙正确时为1，错误时为0。Y1=1时，锁打开；Y2=1时，则报警。 五、实验记录

表3-4 全加器实验记录（将实验测试结果填入下表内） 输入 输出 Ci-1 Bi Ai Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 实验思考

1 组合逻辑设计的要点是什么？

2 用门电路和中规模集成电路实现逻辑函数有什么不同？

3 两个4位全加器是否可以组成一只8位加法器？若可以，如何连接？ 4 试由卡诺图求SN、CN的逻辑函数表达式。 5 实验中可否用一片74138实现一位全加器？

6 用译码器和数据选择器实现组合逻辑函数有何不同？

7 如图3-5所示的方框图应如何修改，才能保证“未插入钥匙时既不报警也不开锁” ？